summaryrefslogtreecommitdiffstats
diff options
context:
space:
mode:
authorMarcin Bukat <marcin.bukat@gmail.com>2014-10-18 20:16:10 +0200
committerMarcin Bukat <marcin.bukat@gmail.com>2014-10-18 20:18:01 +0200
commitc626fe70041bf5d21b27d0f92a0790df07d5d9f6 (patch)
tree29bb208a96c731843ba3be97cd783929677907f3
parentfe519c7e4d4022fd692c90d507f0917a02547ad8 (diff)
downloadrockbox-c626fe7.tar.gz
rockbox-c626fe7.tar.bz2
rockbox-c626fe7.zip
atj213x: e100/150 lcd test binary
Change-Id: I3f9fa21dcb33d1cd3081d0c995adfb44e085dd7a
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/Makefile40
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/atj213x.h383
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/crt0.S98
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/irq_handler.S93
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/mips-archdefs.h2358
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/mips.h820
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/rockboxlogo.240x74x16.c1853
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/system-atj213x.c63
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/test.lds51
-rw-r--r--utils/atj2137/adfuload/test_binary/lcm/test_lcm.c316
10 files changed, 6075 insertions, 0 deletions
diff --git a/utils/atj2137/adfuload/test_binary/lcm/Makefile b/utils/atj2137/adfuload/test_binary/lcm/Makefile
new file mode 100644
index 0000000000..58ea376e50
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/Makefile
@@ -0,0 +1,40 @@
+
+TARGET = lcm
+
+TOOLCHAIN = mipsel-elf-
+
+CC = $(TOOLCHAIN)gcc
+CPP = $(TOOLCHAIN)cpp
+LD = $(TOOLCHAIN)gcc
+AS = $(TOOLCHAIN)as
+OBJCOPY = $(TOOLCHAIN)objcopy
+OBJDUMP = $(TOOLCHAIN)objdump
+
+CFLAGS = -Wundef -march=mips32r2 -nostdlib -Os -G0 -c
+
+OBJS = crt0.o test_lcm.o system-atj213x.o irq_handler.o rockboxlogo.240x74x16.o
+LDSCRIPT= test.lds
+
+LDFLAGS = -Wundef -march=mips32r2 -T$(LDSCRIPT) -nostartfiles \
+ -nostdlib -Xlinker -Map=$(TARGET).map
+
+all : $(TARGET).bin
+ ls -ls $(TARGET).bin
+
+%.o : %.c
+ $(CC) $(CPPFLAGS) $(CFLAGS) $(INCDIRS) $< -o $@
+
+%.o : %.S
+ $(CC) $(CFLAGS) $< -o $@
+
+$(TARGET).elf : $(OBJS)
+ $(LD) $(LDFLAGS) $(OBJS) $(LIBDIRS) $(LIBS) -o $(TARGET).elf
+
+$(TARGET).bin : $(TARGET).elf
+ $(OBJCOPY) -O binary $(TARGET).elf $(TARGET).bin
+
+clean :
+ rm -f $(OBJS)
+ rm -f $(TARGET).elf
+ rm -f $(TARGET).bin
+ rm -f $(TARGET).map
diff --git a/utils/atj2137/adfuload/test_binary/lcm/atj213x.h b/utils/atj2137/adfuload/test_binary/lcm/atj213x.h
new file mode 100644
index 0000000000..46f537e39d
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/atj213x.h
@@ -0,0 +1,383 @@
+typedef unsigned int uint32_t;
+
+#define PMU_BASE 0xB0000000
+#define PMU_CTL (*(volatile uint32_t *)(PMU_BASE + 0x00))
+#define PMU_CTL_BL_EN (1<<15)
+#define PMU_LRADC (*(volatile uint32_t *)(PMU_BASE + 0x04))
+#define PMU_CHG (*(volatile uint32_t *)(PMU_BASE + 0x08))
+#define PMU_CHG_PBLS (1<<15)
+#define PMU_CHG_PBLS_PWM (1<<15)
+#define PMU_CHG_PBLS_BL_NDR (0<<15)
+#define PMU_CHG_PPHS (1<<14)
+#define PMU_CHG_PPHS_HIGH (1<<14)
+#define PMU_CHG_PPHS_LOW (0<<14)
+#define PMU_CHG_PDUT(x) (((x) & 0x1f) << 8)
+#define PMU_CHG_PDOUT_MASK (0x1f << 8)
+
+#define CMU_BASE 0xB0010000
+#define CMU_COREPLL (*(volatile uint32_t *)(CMU_BASE + 0x00))
+#define CMU_DSPPLL (*(volatile uint32_t *)(CMU_BASE + 0x04))
+#define CMU_AUDIOPLL (*(volatile uint32_t *)(CMU_BASE + 0x08))
+#define CMU_BUSCLK (*(volatile uint32_t *)(CMU_BASE + 0x0C))
+#define CMU_SDRCLK (*(volatile uint32_t *)(CMU_BASE + 0x10))
+#define CMU_ATACLK (*(volatile uint32_t *)(CMU_BASE + 0x04))
+#define CMU_NANDCLK (*(volatile uint32_t *)(CMU_BASE + 0x18))
+#define CMU_SDCLK (*(volatile uint32_t *)(CMU_BASE + 0x1C))
+#define CMU_MHACLK (*(volatile uint32_t *)(CMU_BASE + 0x20))
+#define CMU_BTCLK (*(volatile uint32_t *)(CMU_BASE + 0x24))
+#define CMU_IRCLK (*(volatile uint32_t *)(CMU_BASE + 0x28))
+#define CMU_UART2CLK (*(volatile uint32_t *)(CMU_BASE + 0x2C))
+#define CMU_DMACLK (*(volatile uint32_t *)(CMU_BASE + 0x30))
+#define CMU_FMCLK (*(volatile uint32_t *)(CMU_BASE + 0x34))
+#define CMU_FMCLK_BCKE (1<<5)
+#define CMI_FMCLK_BCKS (1<<4)
+#define CMU_FMCLK_BCKS_32K (0<<4)
+#define CMU_FMCLK_BCKS_3M (1<<4)
+
+#define CMU_FMCLK_BCLK_MASK (CMI_FMCLK_BCKS | (3<<2))
+#define CMU_FMCLK_BCLK_3M (CMU_FMCLK_BCKS_3M | (0<<2))
+#define CMU_FMCLK_BCLK_1_5M (CMU_FMCLK_BCKS_3M | (1<<2))
+#define CMU_FMCLK_BCLK_750K (CMU_FMCLK_BCKS_3M | (2<<2))
+#define CMU_FMCLK_BCLK_375K (CMU_FMCLK_BCKS_3M | (3<<2))
+
+#define CMU_FMCLK_BCLK_32K (0<<2)
+#define CMU_FMCLK_BCLK_16K (1<<2)
+#define CMU_FMCLK_BCLK_8K (2<<2)
+#define CMU_FMCLK_BCLK_4K (3<<2)
+
+#define CMU_MCACLK (*(volatile uint32_t *)(CMU_BASE + 0x38))
+
+#define CMU_DEVCLKEN (*(volatile uint32_t *)(CMU_BASE + 0x80))
+#define CMU_DEVRST (*(volatile uint32_t *)(CMU_BASE + 0x84))
+
+#define RTC_BASE 0xB0018000
+#define RTC_CTL (*(volatile uint32_t *)(RTC_BASE + 0x00))
+#define RTC_DHMS (*(volatile uint32_t *)(RTC_BASE + 0x04))
+#define RTC_YMD (*(volatile uint32_t *)(RTC_BASE + 0x08))
+#define RTC_DHMSALM (*(volatile uint32_t *)(RTC_BASE + 0x0C))
+#define RTC_YMDALM (*(volatile uint32_t *)(RTC_BASE + 0x10))
+#define RTC_WDCTL (*(volatile uint32_t *)(RTC_BASE + 0x14))
+#define RTC_WDCTL_CLR (1<<0)
+
+#define RTC_T0CTL (*(volatile uint32_t *)(RTC_BASE + 0x18))
+#define RTC_T0 (*(volatile uint32_t *)(RTC_BASE + 0x1C))
+#define RTC_T1CTL (*(volatile uint32_t *)(RTC_BASE + 0x20))
+#define RTC_T1 (*(volatile uint32_t *)(RTC_BASE + 0x24))
+
+#define INTC_BASE 0xB0020000
+#define INTC_PD (*(volatile uint32_t *)(INTC_BASE + 0x00))
+#define INTC_MSK (*(volatile uint32_t *)(INTC_BASE + 0x04))
+#define INTC_CFG0 (*(volatile uint32_t *)(INTC_BASE + 0x08))
+#define INTC_CFG1 (*(volatile uint32_t *)(INTC_BASE + 0x0C))
+#define INTC_CFG2 (*(volatile uint32_t *)(INTC_BASE + 0x10))
+#define INTC_EXTCTL (*(volatile uint32_t *)(INTC_BASE + 0x14))
+
+#define SRAMOC_BASE 0xB0030000
+#define SRAMOC_CTL (*(volatile uint32_t *)(SRAMOC_BASE + 0x00))
+#define SRAMOC_STAT (*(volatile uint32_t *)(SRAMOC_BASE + 0x04))
+
+#define BOOT_BASE 0xB00380000
+#define BOOT_NORCTL (*(volatile uint32_t *)(BOOT_BASE + 0x00))
+#define BOOT_BROMCTL (*(volatile uint32_t *)(BOOT_BASE + 0x04))
+#define BOOT_CHIPID (*(volatile uint32_t *)(BOOT_BASE + 0x08))
+
+#define PCNT_BASE 0xB0040000
+#define PCNT_CTL (*(volatile uint32_t *)(PCNT_BASE + 0x00))
+#define PCNT_PC0 (*(volatile uint32_t *)(PCNT_BASE + 0x04))
+#define PCNT_PC1 (*(volatile uint32_t *)(PCNT_BASE + 0x08))
+
+#define DSP_BASE 0xB0050000
+#define DSP_HDR0 (*(volatile uint32_t *)(DSP_BASE + 0x00))
+#define DSP_HDR1 (*(volatile uint32_t *)(DSP_BASE + 0x04))
+#define DSP_HDR2 (*(volatile uint32_t *)(DSP_BASE + 0x08))
+#define DSP_HDR3 (*(volatile uint32_t *)(DSP_BASE + 0x0C))
+#define DSP_HDR4 (*(volatile uint32_t *)(DSP_BASE + 0x10))
+#define DSP_HDR5 (*(volatile uint32_t *)(DSP_BASE + 0x14))
+#define DSP_HSR6 (*(volatile uint32_t *)(DSP_BASE + 0x18))
+#define DSP_HSR7 (*(volatile uint32_t *)(DSP_BASE + 0x1C))
+#define DSP_CTL (*(volatile uint32_t *)(DSP_BASE + 0x20))
+
+#define DMAC_BASE(n) (0xB0060000 + (n<<5))
+#define DMAC_CTL (*(volatile uint32_t *)(DMAC_BASE(0) + 0x00))
+#define DMAC_IRQEN (*(volatile uint32_t *)(DMAC_BASE(0) + 0x04))
+#define DMAC_IRQPD (*(volatile uint32_t *)(DMAC_BASE(0) + 0x08))
+
+/* n in range 0-7 */
+#define DMA_MODE(n) (*(volatile uint32_t *)(DMAC_BASE(n) + 0x100))
+#define DMA_SRC(n) (*(volatile uint32_t *)(DMAC_BASE(n) + 0x104))
+#define DMA_DST(n) (*(volatile uint32_t *)(DMAC_BASE(n) + 0x108))
+#define DMA_CNT(n) (*(volatile uint32_t *)(DMAC_BASE(n) + 0x10C))
+#define DMA_REM(n) (*(volatile uint32_t *)(DMAC_BASE(n) + 0x110))
+#define DMA_CMD(n) (*(volatile uint32_t *)(DMAC_BASE(n) + 0x114))
+
+#define SDR_BASE 0xB0070000
+#define SDR_CTL (*(volatile uint32_t *)(SDR_BASE + 0x00))
+#define SDR_ADDRCFG (*(volatile uint32_t *)(SDR_BASE + 0x04))
+#define SDR_EN (*(volatile uint32_t *)(SDR_BASE + 0x08))
+#define SDR_CMD (*(volatile uint32_t *)(SDR_BASE + 0x0C))
+#define SDR_STAT (*(volatile uint32_t *)(SDR_BASE + 0x10))
+#define SDR_RFSH (*(volatile uint32_t *)(SDR_BASE + 0x14))
+#define SDR_MODE (*(volatile uint32_t *)(SDR_BASE + 0x18))
+#define SDR_MOBILE (*(volatile uint32_t *)(SDR_BASE + 0x1C))
+
+#define MCA_BASE 0xB0080000
+#define MCA_CTL (*(volatile uint32_t *)(MCA_BASE + 0x00))
+
+#define ATA_BASE 0xB0090000
+#define ATA_CONFIG (*(volatile uint32_t *)(ATA_BASE + 0x00))
+#define ATA_UDMACTL (*(volatile uint32_t *)(ATA_BASE + 0x04))
+#define ATA_DATA (*(volatile uint32_t *)(ATA_BASE + 0x08))
+#define ATA_FEATURE (*(volatile uint32_t *)(ATA_BASE + 0x0C))
+#define ATA_SECCNT (*(volatile uint32_t *)(ATA_BASE + 0x10))
+#define ATA_SECNUM (*(volatile uint32_t *)(ATA_BASE + 0x14))
+#define ATA_CLDLOW (*(volatile uint32_t *)(ATA_BASE + 0x18))
+#define ATA_CLDHI (*(volatile uint32_t *)(ATA_BASE + 0x1C))
+#define ATA_HEAD (*(volatile uint32_t *)(ATA_BASE + 0x20))
+#define ATA_CMD (*(volatile uint32_t *)(ATA_BASE + 0x24))
+#define ATA_BYTECNT (*(volatile uint32_t *)(ATA_BASE + 0x28))
+#define ATA_FIFOCTL (*(volatile uint32_t *)(ATA_BASE + 0x2C))
+#define ATA_FIFOCFG (*(volatile uint32_t *)(ATA_BASE + 0x30))
+#define ATA_ADDRDEC (*(volatile uint32_t *)(ATA_BASE + 0x34))
+#define ATA_IRQCTL (*(volatile uint32_t *)(ATA_BASE + 0x38))
+
+#define NAND_BASE 0xB00A0000
+#define NAND_CTL (*(volatile uint32_t *)(NAND_BASE + 0x00))
+#define NAND_STATUS (*(volatile uint32_t *)(NAND_BASE + 0x04))
+#define NAND_FIFOTIM (*(volatile uint32_t *)(NAND_BASE + 0x08))
+#define NAND_CLKCTL (*(volatile uint32_t *)(NAND_BASE + 0x0C))
+#define NAND_BYTECNT (*(volatile uint32_t *)(NAND_BASE + 0x10))
+#define NAND_ADDRLO1234 (*(volatile uint32_t *)(NAND_BASE + 0x14))
+#define NAND_ADDRLO56 (*(volatile uint32_t *)(NAND_BASE + 0x18))
+#define NAND_ADDRHI1234 (*(volatile uint32_t *)(NAND_BASE + 0x1C))
+#define NAND_ADDRHI56 (*(volatile uint32_t *)(NAND_BASE + 0x20))
+#define NAND_BUF0 (*(volatile uint32_t *)(NAND_BASE + 0x24))
+#define NAND_BUF1 (*(volatile uint32_t *)(NAND_BASE + 0x28))
+#define NAND_CMD (*(volatile uint32_t *)(NAND_BASE + 0x2C))
+#define NAND_ECCCTL (*(volatile uint32_t *)(NAND_BASE + 0x30))
+#define NAND_HAMECC0 (*(volatile uint32_t *)(NAND_BASE + 0x34))
+#define NAND_HAMECC1 (*(volatile uint32_t *)(NAND_BASE + 0x38))
+#define NAND_HAMECC2 (*(volatile uint32_t *)(NAND_BASE + 0x3C))
+#define NAND_HAMCEC (*(volatile uint32_t *)(NAND_BASE + 0x40))
+#define NAND_RSE0 (*(volatile uint32_t *)(NAND_BASE + 0x44))
+#define NAND_RSE1 (*(volatile uint32_t *)(NAND_BASE + 0x48))
+#define NAND_RSE2 (*(volatile uint32_t *)(NAND_BASE + 0x4C))
+#define NAND_RSE3 (*(volatile uint32_t *)(NAND_BASE + 0x50))
+#define NAND_RSPS0 (*(volatile uint32_t *)(NAND_BASE + 0x54))
+#define NAND_RSPS1 (*(volatile uint32_t *)(NAND_BASE + 0x58))
+#define NAND_RSPS2 (*(volatile uint32_t *)(NAND_BASE + 0x5C))
+#define NAND_FIFODATA (*(volatile uint32_t *)(NAND_BASE + 0x60))
+#define NAND_DEBUG (*(volatile uint32_t *)(NAND_BASE + 0x70))
+
+#define SD_BASE 0xB00B0000
+#define SD_CTL (*(volatile uint32_t *)(SD_BASE + 0x00))
+#define SD_CMDRSP (*(volatile uint32_t *)(SD_BASE + 0x04))
+#define SD_RW (*(volatile uint32_t *)(SD_BASE + 0x08))
+#define SD_FIFOCTL (*(volatile uint32_t *)(SD_BASE + 0x0C))
+#define SD_CMD (*(volatile uint32_t *)(SD_BASE + 0x10))
+#define SD_ARG (*(volatile uint32_t *)(SD_BASE + 0x14))
+#define SD_CRC7 (*(volatile uint32_t *)(SD_BASE + 0x18))
+#define SD_RSPBUF0 (*(volatile uint32_t *)(SD_BASE + 0x1C))
+#define SD_RSPBUF1 (*(volatile uint32_t *)(SD_BASE + 0x20))
+#define SD_RSPBUF2 (*(volatile uint32_t *)(SD_BASE + 0x24))
+#define SD_RSPBUF3 (*(volatile uint32_t *)(SD_BASE + 0x28))
+#define SD_RSPBUF4 (*(volatile uint32_t *)(SD_BASE + 0x2C))
+#define SD_DAT (*(volatile uint32_t *)(SD_BASE + 0x30))
+#define SD_CLK (*(volatile uint32_t *)(SD_BASE + 0x34))
+#define SD_BYTECNT (*(volatile uint32_t *)(SD_BASE + 0x38))
+
+#define MHA_BASE 0xB00C0000
+#define MHA_CTL (*(volatile uint32_t *)(MHA_BASE + 0x00))
+#define MHA_CFG (*(volatile uint32_t *)(MHA_BASE + 0x04))
+#define MHA_DCSCL01 (*(volatile uint32_t *)(MHA_BASE + 0x10))
+#define MHA_DCSCL23 (*(volatile uint32_t *)(MHA_BASE + 0x14))
+#define MHA_DCSCL45 (*(volatile uint32_t *)(MHA_BASE + 0x18))
+#define MHA_DCSCL67 (*(volatile uint32_t *)(MHA_BASE + 0x1C))
+#define MHA_QSCL (*(volatile uint32_t *)(MHA_BASE + 0x20))
+
+#define BT_BASE 0xB00D0000
+#define BT_MODESEL (*(volatile uint32_t *)(BT_BASE + 0x00))
+#define BT_FIFODAT (*(volatile uint32_t *)(BT_BASE + 0x04))
+
+/* video Encoder */
+#define BT_VEICTL (*(volatile uint32_t *)(BT_BASE + 0x08))
+#define BT_VEIVSEPOF (*(volatile uint32_t *)(BT_BASE + 0x14))
+#define BT_VEIVSEPEF (*(volatile uint32_t *)(BT_BASE + 0x18))
+#define BT_VEIFTP (*(volatile uint32_t *)(BT_BASE + 0x24))
+#define BT_VEIFIFOCTL (*(volatile uint32_t *)(BT_BASE + 0x30))
+
+/* Video Decoder */
+#define BT_VDICTL (*(volatile uint32_t *)(BT_BASE + 0x08))
+#define BT_VDIHSPOS (*(volatile uint32_t *)(BT_BASE + 0x0C))
+#define BT_VDIHEPOS (*(volatile uint32_t *)(BT_BASE + 0x10))
+#define BT_VDIVSEPOF (*(volatile uint32_t *)(BT_BASE + 0x14))
+#define BT_VDIVSEPEF (*(volatile uint32_t *)(BT_BASE + 0x18))
+#define BT_VDIIRQSTA (*(volatile uint32_t *)(BT_BASE + 0x28))
+#define BT_VDIXYDAT (*(volatile uint32_t *)(BT_BASE + 0x2C))
+#define BT_VDIFIFOCTL (*(volatile uint32_t *)(BT_BASE + 0x30))
+
+/* CMOS Sensor Interface */
+#define BT_CSICTL (*(volatile uint32_t *)(BT_BASE + 0x08))
+#define BT_CSIHSPOS (*(volatile uint32_t *)(BT_BASE + 0x0C))
+#define BT_CSIHEPOS (*(volatile uint32_t *)(BT_BASE + 0x10))
+#define BT_CSIVSPOS (*(volatile uint32_t *)(BT_BASE + 0x1C))
+#define BT_CSIVEPOS (*(volatile uint32_t *)(BT_BASE + 0x20))
+#define BT_CSIIRQSTA (*(volatile uint32_t *)(BT_BASE + 0x28))
+#define BT_CSIXYDAT (*(volatile uint32_t *)(BT_BASE + 0x2C))
+#define BT_CSIFIFOCTL (*(volatile uint32_t *)(BT_BASE + 0x30))
+
+/* TS */
+#define BT_TSICTL (*(volatile uint32_t *)(BT_BASE + 0x08))
+#define BT_TSIFIFOCTL (*(volatile uint32_t *)(BT_BASE + 0x30))
+
+/* Integrated Video Encoder */
+#define BT_IVECTL (*(volatile uint32_t *)(BT_BASE + 0x34))
+#define BT_IVEOUTCTL (*(volatile uint32_t *)(BT_BASE + 0x38))
+#define BT_IVECOTCTL (*(volatile uint32_t *)(BT_BASE + 0x3C))
+#define BT_IVEBRGCTL (*(volatile uint32_t *)(BT_BASE + 0x40))
+#define BT_IVECSATCTL (*(volatile uint32_t *)(BT_BASE + 0x44))
+#define BT_IVECBURCTL (*(volatile uint32_t *)(BT_BASE + 0x48))
+#define BT_IVESYNCAMCTL (*(volatile uint32_t *)(BT_BASE + 0x4C))
+
+#define OTG_BASE 0xB00E0000
+#define OTG_OUT0BC (*(volatile uint8_t *)(OTG_BASE + 0x00)) // ok (byte count?)
+#define OTG_IN0BC (*(volatile uint8_t *)(OTG_BASE + 0x01)) // ok (byte count?)
+#define OTG_EP0CS (*(volatile uint8_t *)(OTG_BASE + 0x02)) // ok
+#define EP_NAK (1<<1) // from rt source
+#define EP0_IN_BUSY (1<<2)
+#define EP0_OUT_BUSY (1<<3)
+
+#define OTG_OUT1CON (*(volatile uint8_t *)(OTG_BASE + 0x0A)) // ok
+#define OTG_OUT1CS (*(volatile uint8_t *)(OTG_BASE + 0x0B)) // missing in rt
+
+#define OTG_OUT2CON (*(volatile uint8_t *)(OTG_BASE + 0x12)) // missing in sdk
+#define OTG_OUT2CS (*(volatile uint8_t *)(OTG_BASE + 0x13)) // deduced
+
+#define OTG_IN2BCL (*(volatile uint8_t *)(OTG_BASE + 0x14)) // missing in rt
+#define OTG_IN2BCH (*(volatile uint8_t *)(OTG_BASE + 0x15)) // missing in rt
+#define OTG_IN2CON (*(volatile uint8_t *)(OTG_BASE + 0x16)) // ok
+#define OTG_IN2CS (*(volatile uint8_t *)(OTG_BASE + 0x17)) //
+
+#define OTG_FIFO1DAT (*(volatile uint32_t *)(OTG_BASE + 0x84)) // missing in rt
+#define OTG_FIFO2DAT (*(volatile uint32_t *)(OTG_BASE + 0x88)) // missing in rt
+
+#define OTG_EP0INDAT (*(volatile uint8_t *)(OTG_BASE + 0x100) // ok
+
+#define OTG_EP0OUTDAT (*(volatile uint8_t *)(OTG_BASE + 0x140) // ok
+
+#define OTG_SETUPDAT (*(volatile uint8_t *)(OTG_BASE + 0x180) // ok
+#define OTG_USBIRQ (*(volatile uint8_t *)(OTG_BASE + 0x18C) // ok
+
+#define OTG_USBIEN (*(volatile uint8_t *)(OTG_BASE + 0x198)) // ok
+
+#define OTG_IVECT (*(volatile uint8_t *)(OTG_BASE + 0x1A0)) // missing in rt
+#define OTG_ENDPRST (*(volatile uint8_t *)(OTG_BASE + 0x1A2)) // ok
+#define OTG_USBCS (*(volatile uint8_t *)(OTG_BASE + 0x1A3)) // ok
+#define SOFT_DISCONN (1<<6) // set for soft disconnect
+
+#define OTG_FIFOCTL (*(volatile uint8_t *)(OTG_BASE + 0x1A8)) // ok
+
+
+#define OTG_OTGIRQ (*(volatile uint8_t *)(OTG_BASE + 0x1BC))
+#define OTG_FSMSTAT (*(volatile uint8_t *)(OTG_BASE + 0x1BD))
+#define OTG_CTRL (*(volatile uint8_t *)(OTG_BASE + 0x1BE))
+#define OTG_STAT (*(volatile uint8_t *)(OTG_BASE + 0x1BF))
+#define OTG_OTGIEN (*(volatile uint8_t *)(OTG_BASE + 0x1C0))
+
+#define OTG_TAAIDLBDIS (*(volatile uint8_t *)(OTG_BASE + 0x1C1))
+#define OTG_TAWAITBCON (*(volatile uint8_t *)(OTG_BASE + 0x1C2))
+#define OTG_TBVBUSPLS (*(volatile uint8_t *)(OTG_BASE + 0x1C3))
+#define OTG_TBVBUSDISPLS (*(volatile uint8_t *)(OTG_BASE + 0x1C7))
+
+#define OTG_HCIN1MAXPCKL (*(volatile uint8_t *)(OTG_BASE + 0x1E2))
+#define OTG_HCIN1MAXPCKH (*(volatile uint8_t *)(OTG_BASE + 0x1E3))
+
+#define OTG_OUT1STADDR ((*(volatile uint8_t *)(OTG_BASE + 0x304))
+
+#define OTG_IN2STADDR ((*(volatile uint8_t *)(OTG_BASE + 0x348))
+
+#define OTG_HCOUT2MAXPCKL ((*(volatile uint8_t *)(OTG_BASE + 0x3E4))
+#define OTG_HCOUT2MAXPCKH ((*(volatile uint8_t *)(OTG_BASE + 0x3E5))
+
+#define OTG_USBEIRQ ((*(volatile uint8_t *)(OTG_BASE + 0x400))
+
+#define OTG_DMAEPSEL ((*(volatile uint8_t *)(OTG_BASE + 0x40C))
+
+#define YUV2RGB_BASE 0xB00F0000
+#define YUV2RGB_CTL (*(volatile uint32_t *)(YUV2RGB_BASE + 0x00))
+#define YUV2RGB_FIFODATA (*(volatile uint32_t *)(YUV2RGB_BASE + 0x04))
+#define YUV2RGB_CLKCTL (*(volatile uint32_t *)(YUV2RGB_BASE + 0x08))
+#define YUV2RGB_FRAMECOUNT (*(volatile uint32_t *)(YUV2RGB_BASE + 0x0C))
+
+#define DAC_BASE 0xB0100000
+#define DAC_CTL (*(volatile uint32_t *)(DAC_BASE + 0x00))
+#define DAC_FIFOCTL (*(volatile uint32_t *)(DAC_BASE + 0x04))
+#define DAC_DAT (*(volatile uint32_t *)(DAC_BASE + 0x08))
+#define DAC_DEBUG (*(volatile uint32_t *)(DAC_BASE + 0x0C))
+#define DAC_ANALOG (*(volatile uint32_t *)(DAC_BASE + 0x10))
+
+#define ADC_BASE 0xB0110000
+#define ADC_CTL (*(volatile uint32_t *)(ADC_BASE + 0x00))
+#define ADC_FIFOCTL (*(volatile uint32_t *)(ADC_BASE + 0x04))
+#define ADC_DAT (*(volatile uint32_t *)(ADC_BASE + 0x08))
+#define ADC_DEBUG (*(volatile uint32_t *)(ADC_BASE + 0x0C))
+#define ADC_ANALOG (*(volatile uint32_t *)(ADC_BASE + 0x10))
+
+#define TP_BASE 0xB0120000
+#define TP_CTL (*(volatile uint32_t *)(TP_BASE + 0x00))
+#define TP_DAT (*(volatile uint32_t *)(TP_BASE + 0x04))
+
+#define SPDIF_BASE 0xB0140000
+#define SPDIF_CTL (*(volatile uint32_t *)(SPDIF_BASE + 0x00))
+#define SPDIF_STAT (*(volatile uint32_t *)(SPDIF_BASE + 0x04))
+#define SPDIF_TXDAT (*(volatile uint32_t *)(SPDIF_BASE + 0x08))
+#define SPDIF_RXDAT (*(volatile uint32_t *)(SPDIF_BASE + 0x0C))
+#define SPDIF_TXCSTAT (*(volatile uint32_t *)(SPDIF_BASE + 0x10))
+#define SPDIF_RXCSTAT (*(volatile uint32_t *)(SPDIF_BASE + 0x14))
+
+#define PCM_BASE 0xB0150000
+#define PCM_CTL (*(volatile uint32_t *)(PCM_BASE + 0x00))
+#define PCM_STAT (*(volatile uint32_t *)(PCM_BASE + 0x04))
+#define PCM_RXDAT (*(volatile uint32_t *)(PCM_BASE + 0x08))
+#define PCM_TXDAT (*(volatile uint32_t *)(PCM_BASE + 0x0C))
+
+/* n = 0,1 */
+#define UART_BASE(n) (0xB0160000 + (n<<5))
+#define UART_CTL(n) (*(volatile uint32_t *)(UART_BASE(n) + 0x00))
+#define UART_RXDAT(n) (*(volatile uint32_t *)(UART_BASE(n) + 0x04))
+#define UART_TXDAT(n) (*(volatile uint32_t *)(UART_BASE(n) + 0x08))
+#define UART_STAT(n) (*(volatile uint32_t *)(UART_BASE(n) + 0x0C))
+
+#define IR_PL (*(volatile uint32_t *)(UART_BASE(0) + 0x10))
+#define IR_RBC (*(volatile uint32_t *)(UART_BASE(0) + 0x14))
+
+/* n = 0,1 */
+#define I2C_BASE(n) (0xB0180000 + (n<<5))
+#define I2C_CTL(n) (*(volatile uint32_t *)(I2C_BASE(n) + 0x00))
+#define I2C_CLKDIV(n) (*(volatile uint32_t *)(I2C_BASE(n) + 0x04))
+#define I2C_STAT(n) (*(volatile uint32_t *)(I2C_BASE(n) + 0x08))
+#define I2C_ADDR(n) (*(volatile uint32_t *)(I2C_BASE(n) + 0x0C))
+#define I2C_DAT(n) (*(volatile uint32_t *)(I2C_BASE(n) + 0x10))
+
+#define SPI_BASE 0xB0190000
+#define SPI_CTL (*(volatile uint32_t *)(SPI_BASE + 0x00))
+#define SPI_CLKDIV (*(volatile uint32_t *)(SPI_BASE + 0x04))
+#define SPI_STAT (*(volatile uint32_t *)(SPI_BASE + 0x08))
+#define SPI_RXDAT (*(volatile uint32_t *)(SPI_BASE + 0x0C))
+#define SPI_TXDAT (*(volatile uint32_t *)(SPI_BASE + 0x10))
+
+#define KEY_BASE 0xB01A0000
+#define KEY_CTL (*(volatile uint32_t *)(KEY_BASE + 0x00))
+#define KEY_DAT0 (*(volatile uint32_t *)(KEY_BASE + 0x04))
+#define KEY_DAT1 (*(volatile uint32_t *)(KEY_BASE + 0x08))
+#define KEY_DAT2 (*(volatile uint32_t *)(KEY_BASE + 0x0C))
+#define KEY_DAT3 (*(volatile uint32_t *)(KEY_BASE + 0x10))
+
+#define GPIO_BASE 0xB01C0000
+#define GPIO_AOUTEN (*(volatile uint32_t *)(GPIO_BASE + 0x00))
+#define GPIO_AINEN (*(volatile uint32_t *)(GPIO_BASE + 0x04))
+#define GPIO_ADAT (*(volatile uint32_t *)(GPIO_BASE + 0x08))
+#define GPIO_BOUTEN (*(volatile uint32_t *)(GPIO_BASE + 0x0C))
+#define GPIO_BINEN (*(volatile uint32_t *)(GPIO_BASE + 0x10))
+#define GPIO_BDAT (*(volatile uint32_t *)(GPIO_BASE + 0x14))
+#define GPIO_MFCTL0 (*(volatile uint32_t *)(GPIO_BASE + 0x18))
+#define GPIO_MFCTL1 (*(volatile uint32_t *)(GPIO_BASE + 0x1C))
diff --git a/utils/atj2137/adfuload/test_binary/lcm/crt0.S b/utils/atj2137/adfuload/test_binary/lcm/crt0.S
new file mode 100644
index 0000000000..29fef6404f
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/crt0.S
@@ -0,0 +1,98 @@
+#include "mips.h"
+
+ .extern main
+ .global start
+
+ .set mips32r2
+ .set noreorder
+ .set noat
+
+ .section .init.text,"ax",%progbits
+
+start:
+ di # disable interrupts
+ bltzal zero, load_addr # ra = PC + 8, branch not taken
+ nop
+
+load_addr:
+ addiu v0, ra, -12 # calc real load address
+ # account for branch delay slot
+ # and very first 'di' instruction
+ lui t3, 0xa000 # use KSEG1 uncached unmapped
+ la t0, relocstart # addresses as we don't know
+ or t0, t0, t3 # the state of caches
+ la t1, relocend
+ or t1, t1, t3
+ beq t0, v0, cache_init # no relocation needed
+ nop
+
+reloc_loop:
+ lw t2, 0(v0) # src
+ addiu v0, 4 # inc src addr
+ addiu t0, 4 # inc dst addr
+ bne t0, t1, reloc_loop
+ sw t2, -4(t0) # dst
+
+cache_init:
+ # setup caches
+ # 4-way, 256 sets, 16 bytes cacheline I/D
+ li t0, 3 # enable cache for kseg0 accesses
+ mtc0 t0, C0_CONFIG
+
+ la t0, 0x80000000 # an idx op should use an unmappable address
+ ori t1, t0, 0x4000 # 16kB cache
+ mtc0 zero, C0_TAGLO
+ mtc0 zero, C0_TAGHI
+
+cache_init_loop:
+ cache 8, 0(t0) # index store icache tag
+ cache 9, 0(t0) # index store dcache tag
+ addiu t0, t0, 0x10
+ bne t0, t1, cache_init_loop
+ nop
+
+intc_setup:
+ li t0, 0xb0020000 # INTC base
+ lw zero, 4(t0) # INTC_MSK mask all interrupt sources
+
+core_irq_setup:
+ li t0, 0x00404000 # BEV=1 for C0_EBASE setup, IM6=1, IE=0
+ mtc0 t0, C0_STATUS
+
+ la t0, _irqbase # vectors base address must be 4k aligned
+ mtc0 t0, C0_EBASE
+
+ li t0, 0x00004000
+ mtc0 t0, C0_STATUS # BEV=0, IM6=1, IE=0
+
+ li t1, 0x08800000
+ mtc0 t1, C0_CAUSE # DC=1, IV=1
+ mtc0 zero,C0_INTCTL # VS = 0
+
+ # clear bss
+ la t0, bssbegin
+ la t1, bssend
+
+clear_bss_loop:
+ addiu t0, 4
+ bne t0, t1, clear_bss_loop
+ sw zero, -4(t0)
+
+ # setup stack
+ la k0, irqstackend
+ la sp, stackend
+ la t0, stackbegin
+ li t1, 0xdeadbeef
+
+stack_munge_loop:
+ addiu t0, 4
+ bne t0, sp, stack_munge_loop
+ sw t1, -4(t0)
+
+ # jump to C code with enabled interrupts
+ la t0, main
+ jr t0
+ ei
+
+ .set at
+ .set reorder
diff --git a/utils/atj2137/adfuload/test_binary/lcm/irq_handler.S b/utils/atj2137/adfuload/test_binary/lcm/irq_handler.S
new file mode 100644
index 0000000000..995138f6b2
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/irq_handler.S
@@ -0,0 +1,93 @@
+#include "mips.h"
+/* s0-s7 not saved as this are callee saved registers
+ * CO_STATUS is not saved as nested interrupts are not supported
+ *
+ * Separate irqstack is used for context save and irq processing
+ * k0 holds the address of the top of this stack and k1 is used
+ * to hold original sp value. Since we do not support nesting
+ * there is nothing to warry about
+ */
+ .extern irqvector
+
+ .global irq_handler
+ .set mips32r2
+ .set noreorder
+ .set noat
+ .section .irq_vector,"ax",%progbits
+
+irq_handler:
+ move k1, sp
+ move sp, k0
+ addiu sp, sp, -84
+
+ /* context save */
+ sw AT, 0(sp)
+ sw v0, 4(sp)
+ sw v1, 8(sp)
+ sw a0, 12(sp)
+ sw a1, 16(sp)
+ sw a2, 20(sp)
+ sw a3, 24(sp)
+ sw t0, 28(sp)
+ sw t1, 32(sp)
+ sw t2, 36(sp)
+ sw t3, 40(sp)
+ sw t4, 44(sp)
+ sw t5, 48(sp)
+ sw t6, 52(sp)
+ sw t7, 56(sp)
+ sw t8, 60(sp)
+ sw t9, 64(sp)
+ sw fp, 68(sp)
+ sw ra, 72(sp)
+
+ mfhi t0
+ mflo t1
+ sw t0, 76(sp)
+ sw t1, 80(sp)
+
+ /* handle interrupt */
+ lui t0, 0xb002 /* INTC base */
+ lw t1, 0(t0) /* INTC_PD */
+ lw t2 , 4(t0) /* INTC_MSK */
+ and t1, t1, t2 /* mask */
+ clz t1, t1
+ sll t0, t1, 2 /* offset */
+ la t1, irqvector
+ addu t0, t1, t0 /* irq handler pointer address */
+ lw t0, 0(t0)
+ jalr t0 /* call handler function */
+ nop
+
+ /* context restore */
+ lw t0, 76(sp)
+ lw t1, 80(sp)
+ mthi t0
+ mtlo t1
+
+ lw AT, 0(sp)
+ lw v0, 4(sp)
+ lw v1, 8(sp)
+ lw a0, 12(sp)
+ lw a1, 16(sp)
+ lw a2, 20(sp)
+ lw a3, 24(sp)
+ lw t0, 28(sp)
+ lw t1, 32(sp)
+ lw t2, 36(sp)
+ lw t3, 40(sp)
+ lw t4, 44(sp)
+ lw t5, 48(sp)
+ lw t6, 52(sp)
+ lw t7, 56(sp)
+ lw t8, 60(sp)
+ lw t9, 64(sp)
+ lw fp, 68(sp)
+ lw ra, 72(sp)
+
+ addiu sp, sp, 84
+ move sp, k1
+ eret
+
+ .set reorder
+ .set at
diff --git a/utils/atj2137/adfuload/test_binary/lcm/mips-archdefs.h b/utils/atj2137/adfuload/test_binary/lcm/mips-archdefs.h
new file mode 100644
index 0000000000..79995479c4
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/mips-archdefs.h
@@ -0,0 +1,2358 @@
+/**************************************************************************
+* *
+* PROJECT : MIPS port for uC/OS-II *
+* *
+* MODULE : ARCHDEFS.h *
+* *
+* AUTHOR : Michael Anburaj *
+* URL : http://geocities.com/michaelanburaj/ *
+* EMAIL: michaelanburaj@hotmail.com *
+* *
+* PROCESSOR : MIPS 4Kc (32 bit RISC) - ATLAS board *
+* *
+* TOOL-CHAIN : SDE & Cygnus *
+* *
+* DESCRIPTION : *
+* Architecture definitions. *
+* *
+**************************************************************************/
+
+
+#ifndef __ARCHDEFS_H__
+#define __ARCHDEFS_H__
+
+
+/* ********************************************************************* */
+/* Module configuration */
+
+
+/* ********************************************************************* */
+/* Interface macro & data definition */
+
+/*
+ * Utility defines for cross platform handling of 64bit constants.
+ */
+
+#if !defined(Append)
+ #define Append(c,s) (c##s)
+#endif
+
+#if !defined(__assembler) && !defined(MIPSAVPENV)
+ #if defined(NT)
+ #if !defined(UNS64Const)
+ #define UNS64Const(c) Append(c,ui64)
+ #endif
+
+ #if !defined(INT64Const)
+ #define INT64Const(c) Append(c,i64)
+ #endif
+ #else
+ #if !defined(UNS64Const)
+ #define UNS64Const(c) Append(c,ull)
+ #endif
+
+ #if !defined(INT64Const)
+ #define INT64Const(c) Append(c,ll)
+ #endif
+ #endif
+#else /* Not C or C++ */
+ #if !defined(UNS64Const)
+ #define UNS64Const(c) c
+ #endif
+
+ #if !defined(INT64Const)
+ #define INT64Const(c) c
+ #endif
+#endif /* C or C++ */
+
+
+/*
+ ************************************************************************
+ * I N S T R U C T I O N F O R M A T S *
+ ************************************************************************
+ *
+ * The following definitions describe each field in an instruction. There
+ * is one diagram for each type of instruction, with field definitions
+ * following the diagram for that instruction. Note that if a field of
+ * the same name and position is defined in an earlier diagram, it is
+ * not defined again in the subsequent diagram. Only new fields are
+ * defined for each diagram.
+ *
+ * R-Type (operate)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | | rs | rt | rd | sa | |
+ * | Opcode | | | Tcode | func |
+ * | | Bcode | | sel |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnOpcode 26
+#define M_InstnOpcode (0x3f << S_InstnOpcode)
+#define S_InstnRS 21
+#define M_InstnRS (0x1f << S_InstnRS)
+#define S_InstnRT 16
+#define M_InstnRT (0x1f << S_InstnRT)
+#define S_InstnRD 11
+#define M_InstnRD (0x1f << S_InstnRD)
+#define S_InstnSA 6
+#define M_InstnSA (0x1f << S_InstnSA)
+#define S_InstnTcode 6
+#define M_InstnTcode (0x3ff << S_InstnTcode)
+#define S_InstnBcode 6
+#define M_InstnBcode (0xfffff << S_InstnBcode)
+#define S_InstnFunc 0
+#define M_InstnFunc (0x3f << S_InstnFunc)
+#define S_InstnSel 0
+#define M_InstnSel (0x7 << S_InstnSel)
+
+/*
+ * I-Type (load, store, branch, immediate)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | rs | rt | Offset |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnOffset 0
+#define M_InstnOffset (0xffff << S_InstnOffset)
+
+/*
+ * I-Type (pref)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | rs | hint | Offset |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnHint S_InstnRT
+#define M_InstnHint M_InstnRT
+
+/*
+ * J-Type (jump)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | JIndex |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnJIndex 0
+#define M_InstnJIndex (0x03ffffff << S_InstnJIndex)
+
+/*
+ * FP R-Type (operate)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | fmt | ft | fs | fd | func |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnFmt S_InstnRS
+#define M_InstnFmt M_InstnRS
+#define S_InstnFT S_InstnRT
+#define M_InstnFT M_InstnRT
+#define S_InstnFS S_InstnRD
+#define M_InstnFS M_InstnRD
+#define S_InstnFD S_InstnSA
+#define M_InstnFD M_InstnSA
+
+/*
+ * FP R-Type (cpu <-> cpu data movement))
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | sub | rt | fs | 0 |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnSub S_InstnRS
+#define M_InstnSub M_InstnRS
+
+/*
+ * FP R-Type (compare)
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | | | | | | |C| |
+ * | Opcode | fmt | ft | fs | cc |0|A| func |
+ * | | | | | | |B| |
+ * | | | | | | |S| |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnCCcmp 8
+#define M_InstnCCcmp (0x7 << S_InstnCCcmp)
+#define S_InstnCABS 6
+#define M_InstnCABS (0x1 << S_InstnCABS)
+
+/*
+ * FP R-Type (FPR conditional move on FP cc)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | fmt | cc |n|t| fs | fd | func |
+ * | | | |d|f| | | |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnCC 18
+#define M_InstnCC (0x7 << S_InstnCC)
+#define S_InstnND 17
+#define M_InstnND (0x1 << S_InstnND)
+#define S_InstnTF 16
+#define M_InstnTF (0x1 << S_InstnTF)
+
+/*
+ * FP R-Type (3-operand operate)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | fr | ft | fs | fd | op4 | fmt3|
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnFR S_InstnRS
+#define M_InstnFR M_InstnRS
+#define S_InstnOp4 3
+#define M_InstnOp4 (0x7 << S_InstnOp4)
+#define S_InstnFmt3 0
+#define M_InstnFmt3 (0x7 << S_InstnFmt3)
+
+/*
+ * FP R-Type (Indexed load, store)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | rs | rt | 0 | fd | func |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+/*
+ * FP R-Type (prefx)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | rs | rt | hint | 0 | func |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define S_InstnHintX S_InstnRD
+#define M_InstnHintX M_InstnRD
+
+/*
+ * FP R-Type (GPR conditional move on FP cc)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | rs | cc |n|t| rd | 0 | func |
+ * | | | |d|f| | | |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+/*
+ * FP I-Type (load, store)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | rs | ft | Offset |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+/*
+ * FP I-Type (branch)
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Opcode | fmt | cc |n|t| Offset |
+ * | | | |d|f| |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+
+/*
+ *************************************************************************
+ * V I R T U A L A D D R E S S D E F I N I T I O N S *
+ *************************************************************************
+ */
+
+#ifdef MIPSADDR64
+#define A_K0BASE UNS64Const(0xffffffff80000000)
+#define A_K1BASE UNS64Const(0xffffffffa0000000)
+#define A_K2BASE UNS64Const(0xffffffffc0000000)
+#define A_K3BASE UNS64Const(0xffffffffe0000000)
+#define A_REGION UNS64Const(0xc000000000000000)
+#define A_XKPHYS_ATTR UNS64Const(0x3800000000000000)
+#else
+#define A_K0BASE 0x80000000
+#define A_K1BASE 0xa0000000
+#define A_K2BASE 0xc0000000
+#define A_K3BASE 0xe0000000
+#endif
+#define M_KMAPPED 0x40000000 /* KnSEG address is mapped if bit is one */
+
+
+#ifdef MIPS_Model64
+
+#define S_VMAP64 62
+#define M_VMAP64 UNS64Const(0xc000000000000000)
+
+#define K_VMode11 3
+#define K_VMode10 2
+#define K_VMode01 1
+#define K_VMode00 0
+
+#define S_KSEG3 29
+#define M_KSEG3 (0x7 << S_KSEG3)
+#define K_KSEG3 7
+
+#define S_SSEG 29
+#define M_SSEG (0x7 << S_KSEG3)
+#define K_SSEG 6
+
+#define S_KSSEG 29
+#define M_KSSEG (0x7 << S_KSEG3)
+#define K_KSSEG 6
+
+#define S_KSEG1 29
+#define M_KSEG1 (0x7 << S_KSEG3)
+#define K_KSEG1 5
+
+#define S_KSEG0 29
+#define M_KSEG0 (0x7 << S_KSEG3)
+#define K_KSEG0 4
+
+#define S_XKSEG 29
+#define M_XKSEG (0x7 << S_KSEG3)
+#define K_XKSEG 3
+
+#define S_USEG 31
+#define M_USEG (0x1 << S_USEG)
+#define K_USEG 0
+
+#define S_EjtagProbeMem 20
+#define M_EjtagProbeMem (0x1 << S_EjtagProbeMem)
+#define K_EjtagProbeMem 0
+
+
+
+#else
+
+#define S_KSEG3 29
+#define M_KSEG3 (0x7 << S_KSEG3)
+#define K_KSEG3 7
+
+#define S_KSSEG 29
+#define M_KSSEG (0x7 << S_KSSEG)
+#define K_KSSEG 6
+
+#define S_SSEG 29
+#define M_SSEG (0x7 << S_SSEG)
+#define K_SSEG 6
+
+#define S_KSEG1 29
+#define M_KSEG1 (0x7 << S_KSEG1)
+#define K_KSEG1 5
+
+#define S_KSEG0 29
+#define M_KSEG0 (0x7 << S_KSEG0)
+#define K_KSEG0 4
+
+#define S_KUSEG 31
+#define M_KUSEG (0x1 << S_KUSEG)
+#define K_KUSEG 0
+
+#define S_SUSEG 31
+#define M_SUSEG (0x1 << S_SUSEG)
+#define K_SUSEG 0
+
+#define S_USEG 31
+#define M_USEG (0x1 << S_USEG)
+#define K_USEG 0
+
+#define K_EjtagLower 0xff200000
+#define K_EjtagUpper 0xff3fffff
+
+#define S_EjtagProbeMem 20
+#define M_EjtagProbeMem (0x1 << S_EjtagProbeMem)
+#define K_EjtagProbeMem 0
+
+#endif
+
+
+
+/*
+ *************************************************************************
+ * C A C H E I N S T R U C T I O N O P E R A T I O N C O D E S *
+ *************************************************************************
+ */
+
+/*
+ * Cache encodings
+ */
+#define K_CachePriI 0 /* Primary Icache */
+#define K_CachePriD 1 /* Primary Dcache */
+#define K_CachePriU 1 /* Unified primary */
+#define K_CacheTerU 2 /* Unified Tertiary */
+#define K_CacheSecU 3 /* Unified secondary */
+
+
+/*
+ * Function encodings
+ */
+#define S_CacheFunc 2 /* Amount to shift function encoding within 5-bit field */
+#define K_CacheIndexInv 0 /* Index invalidate */
+#define K_CacheIndexWBInv 0 /* Index writeback invalidate */
+#define K_CacheIndexLdTag 1 /* Index load tag */
+#define K_CacheIndexStTag 2 /* Index store tag */
+#define K_CacheHitInv 4 /* Hit Invalidate */
+#define K_CacheFill 5 /* Fill (Icache only) */
+#define K_CacheHitWBInv 5 /* Hit writeback invalidate */
+#define K_CacheHitWB 6 /* Hit writeback */
+#define K_CacheFetchLock 7 /* Fetch and lock */
+
+#define ICIndexInv ((K_CacheIndexInv << S_CacheFunc) | K_CachePriI)
+#define DCIndexWBInv ((K_CacheIndexWBInv << S_CacheFunc) | K_CachePriD)
+#define DCIndexInv DCIndexWBInv
+#define ICIndexLdTag ((K_CacheIndexLdTag << S_CacheFunc) | K_CachePriI)
+#define DCIndexLdTag ((K_CacheIndexLdTag << S_CacheFunc) | K_CachePriD)
+#define ICIndexStTag ((K_CacheIndexStTag << S_CacheFunc) | K_CachePriI)
+#define DCIndexStTag ((K_CacheIndexStTag << S_CacheFunc) | K_CachePriD)
+#define ICHitInv ((K_CacheHitInv << S_CacheFunc) | K_CachePriI)
+#define DCHitInv ((K_CacheHitInv << S_CacheFunc) | K_CachePriD)
+#define ICFill ((K_CacheFill << S_CacheFunc) | K_CachePriI)
+#define DCHitWBInv ((K_CacheHitWBInv << S_CacheFunc) | K_CachePriD)
+#define DCHitWB ((K_CacheHitWB << S_CacheFunc) | K_CachePriD)
+#define ICFetchLock ((K_CacheFetchLock << S_CacheFunc) | K_CachePriI)
+#define DCFetchLock ((K_CacheFetchLock << S_CacheFunc) | K_CachePriD)
+
+
+/*
+ *************************************************************************
+ * P R E F E T C H I N S T R U C T I O N H I N T S *
+ *************************************************************************
+ */
+
+#define PrefLoad 0
+#define PrefStore 1
+#define PrefLoadStreamed 4
+#define PrefStoreStreamed 5
+#define PrefLoadRetained 6
+#define PrefStoreRetained 7
+#define PrefWBInval 25
+#define PrefNudge 25
+
+
+/*
+ *************************************************************************
+ * C P U R E G I S T E R D E F I N I T I O N S *
+ *************************************************************************
+ */
+
+
+/*
+ *************************************************************************
+ * S O F T W A R E G P R N A M E S *
+ *************************************************************************
+ */
+
+#define zero $0
+#define AT $1
+#define v0 $2
+#define v1 $3
+#define a0 $4
+#define a1 $5
+#define a2 $6
+#define a3 $7
+#define t0 $8
+#define t1 $9
+#define t2 $10
+#define t3 $11
+#define t4 $12
+#define t5 $13
+#define t6 $14
+#define t7 $15
+#define s0 $16
+#define s1 $17
+#define s2 $18
+#define s3 $19
+#define s4 $20
+#define s5 $21
+#define s6 $22
+#define s7 $23
+#define t8 $24
+#define t9 $25
+#define k0 $26
+#define k1 $27
+#define gp $28
+#define sp $29
+#define fp $30
+#define ra $31
+
+/*
+ * The following registers are used by the AVP environment and
+ * are not part of the normal software definitions.
+ */
+
+#ifdef MIPSAVPENV
+#define repc $25 /* Expected exception PC */
+#define tid $30 /* Current test case address */
+#endif
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E G P R N A M E S *
+ *************************************************************************
+ *
+ * In the AVP environment, several of the `r' names are removed from the
+ * name space because they are used by the kernel for special purposes.
+ * Removing them causes assembly rather than runtime errors for tests that
+ * use the `r' names.
+ *
+ * - r25 (repc) is used as the expected PC on an exception
+ * - r26-r27 (k0, k1) are used in the exception handler
+ * - r30 (tid) is used as the current test address
+ */
+
+#define r0 $0
+#define r1 $1
+#define r2 $2
+#define r3 $3
+#define r4 $4
+#define r5 $5
+#define r6 $6
+#define r7 $7
+#define r8 $8
+#define r9 $9
+#define r10 $10
+#define r11 $11
+#define r12 $12
+#define r13 $13
+#define r14 $14
+#define r15 $15
+#define r16 $16
+#define r17 $17
+#define r18 $18
+#define r19 $19
+#define r20 $20
+#define r21 $21
+#define r22 $22
+#define r23 $23
+#define r24 $24
+#ifdef MIPSAVPENV
+#define r25 r25_unknown
+#define r26 r26_unknown
+#define r27 r27_unknown
+#else
+#define r25 $25
+#define r26 $26
+#define r27 $27
+#endif
+#define r28 $28
+#define r29 $29
+#ifdef MIPSAVPENV
+#define r30 r30_unknown
+#else
+#define r30 $30
+#endif
+#define r31 $31
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E G P R I N D I C E S *
+ *************************************************************************
+ *
+ * These definitions provide the index (number) of the GPR, as opposed
+ * to the assembler register name ($n).
+ */
+
+#define R_r0 0
+#define R_r1 1
+#define R_r2 2
+#define R_r3 3
+#define R_r4 4
+#define R_r5 5
+#define R_r6 6
+#define R_r7 7
+#define R_r8 8
+#define R_r9 9
+#define R_r10 10
+#define R_r11 11
+#define R_r12 12
+#define R_r13 13
+#define R_r14 14
+#define R_r15 15
+#define R_r16 16
+#define R_r17 17
+#define R_r18 18
+#define R_r19 19
+#define R_r20 20
+#define R_r21 21
+#define R_r22 22
+#define R_r23 23
+#define R_r24 24
+#define R_r25 25
+#define R_r26 26
+#define R_r27 27
+#define R_r28 28
+#define R_r29 29
+#define R_r30 30
+#define R_r31 31
+#define R_hi 32 /* Hi register */
+#define R_lo 33 /* Lo register */
+
+
+/*
+ *************************************************************************
+ * S O F T W A R E G P R M A S K S *
+ *************************************************************************
+ *
+ * These definitions provide the bit mask corresponding to the GPR number
+ */
+
+#define M_AT (1<<1)
+#define M_v0 (1<<2)
+#define M_v1 (1<<3)
+#define M_a0 (1<<4)
+#define M_a1 (1<<5)
+#define M_a2 (1<<6)
+#define M_a3 (1<<7)
+#define M_t0 (1<<8)
+#define M_t1 (1<<9)
+#define M_t2 (1<<10)
+#define M_t3 (1<<11)
+#define M_t4 (1<<12)
+#define M_t5 (1<<13)
+#define M_t6 (1<<14)
+#define M_t7 (1<<15)
+#define M_s0 (1<<16)
+#define M_s1 (1<<17)
+#define M_s2 (1<<18)
+#define M_s3 (1<<19)
+#define M_s4 (1<<20)
+#define M_s5 (1<<21)
+#define M_s6 (1<<22)
+#define M_s7 (1<<23)
+#define M_t8 (1<<24)
+#define M_t9 (1<<25)
+#define M_k0 (1<<26)
+#define M_k1 (1<<27)
+#define M_gp (1<<28)
+#define M_sp (1<<29)
+#define M_fp (1<<30)
+#define M_ra (1<<31)
+
+
+/*
+ *************************************************************************
+ * C P 0 R E G I S T E R D E F I N I T I O N S *
+ *************************************************************************
+ * Each register has the following definitions:
+ *
+ * C0_rrr The register number (as a $n value)
+ * R_C0_rrr The register index (as an integer corresponding
+ * to the register number)
+ *
+ * Each field in a register has the following definitions:
+ *
+ * S_rrrfff The shift count required to right-justify
+ * the field. This corresponds to the bit
+ * number of the right-most bit in the field.
+ * M_rrrfff The Mask required to isolate the field.
+ *
+ * Register diagrams included below as comments correspond to the
+ * MIPS32 and MIPS64 architecture specifications. Refer to other
+ * sources for register diagrams for older architectures.
+ */
+
+
+/*
+ ************************************************************************
+ * I N D E X R E G I S T E R ( 0 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |P| 0 | Index | Index
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Index $0
+#define R_C0_Index 0
+#define C0_INX C0_Index /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_IndexP 31 /* Probe failure (R)*/
+#define M_IndexP (0x1 << S_IndexP)
+
+#define S_IndexIndex 0 /* TLB index (R/W)*/
+#define M_IndexIndex (0x3f << S_IndexIndex)
+
+#define M_Index0Fields 0x7fffffc0
+#define M_IndexRFields 0x80000000
+
+
+/*
+ ************************************************************************
+ * R A N D O M R E G I S T E R ( 1 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | 0 | Index | Random
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Random $1
+#define R_C0_Random 1
+#define C0_RAND $1 /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_RandomIndex 0 /* TLB random index (R)*/
+#define M_RandomIndex (0x3f << S_RandomIndex)
+
+#define M_Random0Fields 0xffffffc0
+#define M_RandomRFields 0x0000003f
+
+
+/*
+ ************************************************************************
+ * E N T R Y L O 0 R E G I S T E R ( 2 ) *
+ ************************************************************************
+ *
+ * 6 6 6 6 5 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 2 1 0 9 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Fill (0) //| 0 | PFN | C |D|V|G| EntryLo0
+ * +-+-+-+-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_EntryLo0 $2
+#define R_C0_EntryLo0 2
+#define C0_TLBLO_0 C0_EntryLo0 /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_EntryLoPFN 6 /* PFN (R/W) */
+#define M_EntryLoPFN (0xffffff << S_EntryLoPFN)
+#define S_EntryLoC 3 /* Coherency attribute (R/W) */
+#define M_EntryLoC (0x7 << S_EntryLoC)
+#define S_EntryLoD 2 /* Dirty (R/W) */
+#define M_EntryLoD (0x1 << S_EntryLoD)
+#define S_EntryLoV 1 /* Valid (R/W) */
+#define M_EntryLoV (0x1 << S_EntryLoV)
+#define S_EntryLoG 0 /* Global (R/W) */
+#define M_EntryLoG (0x1 << S_EntryLoG)
+#define M_EntryLoOddPFN (0x1 << S_EntryLoPFN) /* Odd PFN bit */
+#define S_EntryLo_RS K_PageAlign /* Right-justify PFN */
+#define S_EntryLo_LS S_EntryLoPFN /* Position PFN to appropriate position */
+
+#define M_EntryLo0Fields 0x00000000
+#define M_EntryLoRFields 0xc0000000
+#define M_EntryLo0Fields64 UNS64Const(0x0000000000000000)
+#define M_EntryLoRFields64 UNS64Const(0xffffffffc0000000)
+
+/*
+ * Cache attribute values in the C field of EntryLo and the
+ * K0 field of Config
+ */
+#define K_CacheAttrCWTnWA 0 /* Cacheable, write-thru, no write allocate */
+#define K_CacheAttrCWTWA 1 /* Cacheable, write-thru, write allocate */
+#define K_CacheAttrU 2 /* Uncached */
+#define K_CacheAttrC 3 /* Cacheable */
+#define K_CacheAttrCN 3 /* Cacheable, non-coherent */
+#define K_CacheAttrCCE 4 /* Cacheable, coherent, exclusive */
+#define K_CacheAttrCCS 5 /* Cacheable, coherent, shared */
+#define K_CacheAttrCCU 6 /* Cacheable, coherent, update */
+#define K_CacheAttrUA 7 /* Uncached accelerated */
+
+
+/*
+ ************************************************************************
+ * E N T R Y L O 1 R E G I S T E R ( 3 ) *
+ ************************************************************************
+ *
+ * 6 6 6 6 5 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 2 1 0 9 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Fill (0) //| 0 | PFN | C |D|V|G| EntryLo1
+ * +-+-+-+-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_EntryLo1 $3
+#define R_C0_EntryLo1 3
+#define C0_TLBLO_1 C0_EntryLo1 /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+/*
+ * Field definitions are as given for EntryLo0 above
+ */
+
+
+/*
+ ************************************************************************
+ * C O N T E X T R E G I S T E R ( 4 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // PTEBase | BadVPN<31:13> | 0 | Context
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Context $4
+#define R_C0_Context 4
+#define C0_CTXT C0_Context /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_ContextPTEBase 23 /* PTE base (R/W) */
+#define M_ContextPTEBase (0x1ff << S_ContextPTEBase)
+#define S_ContextBadVPN 4 /* BadVPN2 (R) */
+#define M_ContextBadVPN (0x7ffff << S_ContextBadVPN)
+#define S_ContextBadVPN_LS 9 /* Position BadVPN to bit 31 */
+#define S_ContextBadVPN_RS 13 /* Right-justify shifted BadVPN field */
+
+#define M_Context0Fields 0x0000000f
+#define M_ContextRFields 0x007ffff0
+#define M_Context0Fields64 UNS64Const(0x000000000000000f)
+#define M_ContextRFields64 UNS64Const(0x00000000007ffff0)
+
+
+/*
+ ************************************************************************
+ * P A G E M A S K R E G I S T E R ( 5 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | 0 | Mask | 0 | PageMask
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_PageMask $5
+#define R_C0_PageMask 5 /* Mask (R/W) */
+#define C0_PGMASK C0_PageMask /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_PageMaskMask 13
+#define M_PageMaskMask (0xfff << S_PageMaskMask)
+
+#define M_PageMask0Fields 0xfe001fff
+#define M_PageMaskRFields 0x00000000
+
+/*
+ * Values in the Mask field
+ */
+#define K_PageMask4K 0x000 /* K_PageMasknn values are values for use */
+#define K_PageMask16K 0x003 /* with KReqPageAttributes or KReqPageMask macros */
+#define K_PageMask64K 0x00f
+#define K_PageMask256K 0x03f
+#define K_PageMask1M 0x0ff
+#define K_PageMask4M 0x3ff
+#define K_PageMask16M 0xfff
+
+#define M_PageMask4K (K_PageMask4K << S_PageMaskMask) /* M_PageMasknn values are masks */
+#define M_PageMask16K (K_PageMask16K << S_PageMaskMask) /* in position in the PageMask register */
+#define M_PageMask64K (K_PageMask64K << S_PageMaskMask)
+#define M_PageMask256K (K_PageMask256K << S_PageMaskMask)
+#define M_PageMask1M (K_PageMask1M << S_PageMaskMask)
+#define M_PageMask4M (K_PageMask4M << S_PageMaskMask)
+#define M_PageMask16M (K_PageMask16M << S_PageMaskMask)
+
+
+/*
+ ************************************************************************
+ * W I R E D R E G I S T E R ( 6 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | 0 | Index | Wired
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Wired $6
+#define R_C0_Wired 6
+#define C0_TLBWIRED C0_Wired /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_WiredIndex 0 /* TLB wired boundary (R/W) */
+#define M_WiredIndex (0x3f << S_WiredIndex)
+
+#define M_Wired0Fields 0xffffffc0
+#define M_WiredRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * B A D V A D D R R E G I S T E R ( 8 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // Bad Virtual Address | BadVAddr
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_BadVAddr $8
+#define R_C0_BadVAddr 8
+#define C0_BADVADDR C0_BadVAddr /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define M_BadVAddrOddPage K_PageSize /* Even/Odd VA bit for pair of PAs */
+
+#define M_BadVAddr0Fields 0x00000000
+#define M_BadVAddrRFields 0xffffffff
+#define M_BadVAddr0Fields64 UNS64Const(0x0000000000000000)
+#define M_BadVAddrRFields64 UNS64Const(0xffffffffffffffff)
+
+/*
+ ************************************************************************
+ * C O U N T R E G I S T E R ( 9 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Count Value | Count
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Count $9
+#define R_C0_Count 9
+#define C0_COUNT C0_Count /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define M_Count0Fields 0x00000000
+#define M_CountRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * E N T R Y H I R E G I S T E R ( 1 0 ) *
+ ************************************************************************
+ *
+ * 6 6 6 6 5 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 2 1 0 9 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | R | Fill // VPN2 | 0 | ASID | EntryHi
+ * +-+-+-+-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_EntryHi $10
+#define R_C0_EntryHi 10
+#define C0_TLBHI C0_EntryHi /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_EntryHiR64 62 /* Region (R/W) */
+#define M_EntryHiR64 UNS64Const(0xc000000000000000)
+#define S_EntryHiVPN2 13 /* VPN/2 (R/W) */
+#define M_EntryHiVPN2 (0x7ffff << S_EntryHiVPN2)
+#define M_EntryHiVPN264 UNS64Const(0x000000ffffffe000)
+#define S_EntryHiASID 0 /* ASID (R/W) */
+#define M_EntryHiASID (0xff << S_EntryHiASID)
+#define S_EntryHiVPN_Shf S_EntryHiVPN2
+
+#define M_EntryHi0Fields 0x00001f00
+#define M_EntryHiRFields 0x00000000
+#define M_EntryHi0Fields64 UNS64Const(0x0000000000001f00)
+#define M_EntryHiRFields64 UNS64Const(0x3fffff0000000000)
+
+
+/*
+ ************************************************************************
+ * C O M P A R E R E G I S T E R ( 1 1 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Compare Value | Compare
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Compare $11
+#define R_C0_Compare 11
+#define C0_COMPARE C0_Compare /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define M_Compare0Fields 0x00000000
+#define M_CompareRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * S T A T U S R E G I S T E R ( 1 2 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |C|C|C|C|R|F|R|M|P|B|T|S|M| | R |I|I|I|I|I|I|I|I|K|S|U|U|R|E|E|I|
+ * |U|U|U|U|P|R|E|X|X|E|S|R|M| | s |M|M|M|M|M|M|M|M|X|X|X|M|s|R|X|E| Status
+ * |3|2|1|0| | | | | |V| | |I| | v |7|6|5|4|3|2|1|0| | | | |v|L|L| |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Status $12
+#define R_C0_Status 12
+#define C0_SR C0_Status /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_StatusCU 28 /* Coprocessor enable (R/W) */
+#define M_StatusCU (0xf << S_StatusCU)
+#define S_StatusCU3 31
+#define M_StatusCU3 (0x1 << S_StatusCU3)
+#define S_StatusCU2 30
+#define M_StatusCU2 (0x1 << S_StatusCU2)
+#define S_StatusCU1 29
+#define M_StatusCU1 (0x1 << S_StatusCU1)
+#define S_StatusCU0 28
+#define M_StatusCU0 (0x1 << S_StatusCU0)
+#define S_StatusRP 27 /* Enable reduced power mode (R/W) */
+#define M_StatusRP (0x1 << S_StatusRP)
+#define S_StatusFR 26 /* Enable 64-bit FPRs (MIPS64 only) (R/W) */
+#define M_StatusFR (0x1 << S_StatusFR)
+#define S_StatusRE 25 /* Enable reverse endian (R/W) */
+#define M_StatusRE (0x1 << S_StatusRE)
+#define S_StatusMX 24 /* Enable access to MDMX resources (MIPS64 only) (R/W) */
+#define M_StatusMX (0x1 << S_StatusMX)
+#define S_StatusPX 23 /* Enable access to 64-bit instructions/data (MIPS64 only) (R/W) */
+#define M_StatusPX (0x1 << S_StatusPX)
+#define S_StatusBEV 22 /* Enable Boot Exception Vectors (R/W) */
+#define M_StatusBEV (0x1 << S_StatusBEV)
+#define S_StatusTS 21 /* Denote TLB shutdown (R/W) */
+#define M_StatusTS (0x1 << S_StatusTS)
+#define S_StatusSR 20 /* Denote soft reset (R/W) */
+#define M_StatusSR (0x1 << S_StatusSR)
+#define S_StatusNMI 19
+#define M_StatusNMI (0x1 << S_StatusNMI) /* Denote NMI (R/W) */
+#define S_StatusIM 8 /* Interrupt mask (R/W) */
+#define M_StatusIM (0xff << S_StatusIM)
+#define S_StatusIM7 15
+#define M_StatusIM7 (0x1 << S_StatusIM7)
+#define S_StatusIM6 14
+#define M_StatusIM6 (0x1 << S_StatusIM6)
+#define S_StatusIM5 13
+#define M_StatusIM5 (0x1 << S_StatusIM5)
+#define S_StatusIM4 12
+#define M_StatusIM4 (0x1 << S_StatusIM4)
+#define S_StatusIM3 11
+#define M_StatusIM3 (0x1 << S_StatusIM3)
+#define S_StatusIM2 10
+#define M_StatusIM2 (0x1 << S_StatusIM2)
+#define S_StatusIM1 9
+#define M_StatusIM1 (0x1 << S_StatusIM1)
+#define S_StatusIM0 8
+#define M_StatusIM0 (0x1 << S_StatusIM0)
+#define S_StatusKX 7 /* Enable access to extended kernel addresses (MIPS64 only) (R/W) */
+#define M_StatusKX (0x1 << S_StatusKX)
+#define S_StatusSX 6 /* Enable access to extended supervisor addresses (MIPS64 only) (R/W) */
+#define M_StatusSX (0x1 << S_StatusSX)
+#define S_StatusUX 5 /* Enable access to extended user addresses (MIPS64 only) (R/W) */
+#define M_StatusUX (0x1 << S_StatusUX)
+#define S_StatusKSU 3 /* Two-bit current mode (R/W) */
+#define M_StatusKSU (0x3 << S_StatusKSU)
+#define S_StatusUM 4 /* User mode if supervisor mode not implemented (R/W) */
+#define M_StatusUM (0x1 << S_StatusUM)
+#define S_StatusSM 3 /* Supervisor mode (R/W) */
+#define M_StatusSM (0x1 << S_StatusSM)
+#define S_StatusERL 2 /* Denotes error level (R/W) */
+#define M_StatusERL (0x1 << S_StatusERL)
+#define S_StatusEXL 1 /* Denotes exception level (R/W) */
+#define M_StatusEXL (0x1 << S_StatusEXL)
+#define S_StatusIE 0 /* Enables interrupts (R/W) */
+#define M_StatusIE (0x1 << S_StatusIE)
+
+#define M_Status0Fields 0x00040000
+#define M_StatusRFields 0x058000e0 /* FR, MX, PX, KX, SX, UX unused in MIPS32 */
+#define M_Status0Fields64 0x00040000
+#define M_StatusRFields64 0x00000000
+
+/*
+ * Values in the KSU field
+ */
+#define K_StatusKSU_U 2 /* User mode in KSU field */
+#define K_StatusKSU_S 1 /* Supervisor mode in KSU field */
+#define K_StatusKSU_K 0 /* Kernel mode in KSU field */
+
+#define C0_INTCTL $12,1
+/*
+ ************************************************************************
+ * C A U S E R E G I S T E R ( 1 3 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |B| | C | |I|W| |I|I|I|I|I|I|I|I| | | R |
+ * |D| | E | Rsvd |V|P| Rsvd |P|P|P|P|P|P|P|P| | ExcCode | s | Cause
+ * | | | | | | | |7|6|5|4|3|2|1|0| | | v |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Cause $13
+#define R_C0_Cause 13
+#define C0_CAUSE C0_Cause /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_CauseBD 31
+#define M_CauseBD (0x1 << S_CauseBD)
+#define S_CauseCE 28
+#define M_CauseCE (0x3<< S_CauseCE)
+#define S_CauseIV 23
+#define M_CauseIV (0x1 << S_CauseIV)
+#define S_CauseWP 22
+#define M_CauseWP (0x1 << S_CauseWP)
+#define S_CauseIP 8
+#define M_CauseIP (0xff << S_CauseIP)
+#define S_CauseIPEXT 10
+#define M_CauseIPEXT (0x3f << S_CauseIPEXT)
+#define S_CauseIP7 15
+#define M_CauseIP7 (0x1 << S_CauseIP7)
+#define S_CauseIP6 14
+#define M_CauseIP6 (0x1 << S_CauseIP6)
+#define S_CauseIP5 13
+#define M_CauseIP5 (0x1 << S_CauseIP5)
+#define S_CauseIP4 12
+#define M_CauseIP4 (0x1 << S_CauseIP4)
+#define S_CauseIP3 11
+#define M_CauseIP3 (0x1 << S_CauseIP3)
+#define S_CauseIP2 10
+#define M_CauseIP2 (0x1 << S_CauseIP2)
+#define S_CauseIP1 9
+#define M_CauseIP1 (0x1 << S_CauseIP1)
+#define S_CauseIP0 8
+#define M_CauseIP0 (0x1 << S_CauseIP0)
+#define S_CauseExcCode 2
+#define M_CauseExcCode (0x1f << S_CauseExcCode)
+
+#define M_Cause0Fields 0x4f3f0083
+#define M_CauseRFields 0xb000fc7c
+
+/*
+ * Values in the CE field
+ */
+#define K_CauseCE0 0 /* Coprocessor 0 in the CE field */
+#define K_CauseCE1 1 /* Coprocessor 1 in the CE field */
+#define K_CauseCE2 2 /* Coprocessor 2 in the CE field */
+#define K_CauseCE3 3 /* Coprocessor 3 in the CE field */
+
+/*
+ * Values in the ExcCode field
+ */
+#define EX_INT 0 /* Interrupt */
+#define EXC_INT (EX_INT << S_CauseExcCode)
+#define EX_MOD 1 /* TLB modified */
+#define EXC_MOD (EX_MOD << S_CauseExcCode)
+#define EX_TLBL 2 /* TLB exception (load or ifetch) */
+#define EXC_TLBL (EX_TLBL << S_CauseExcCode)
+#define EX_TLBS 3 /* TLB exception (store) */
+#define EXC_TLBS (EX_TLBS << S_CauseExcCode)
+#define EX_ADEL 4 /* Address error (load or ifetch) */
+#define EXC_ADEL (EX_ADEL << S_CauseExcCode)
+#define EX_ADES 5 /* Address error (store) */
+#define EXC_ADES (EX_ADES << S_CauseExcCode)
+#define EX_IBE 6 /* Instruction Bus Error */
+#define EXC_IBE (EX_IBE << S_CauseExcCode)
+#define EX_DBE 7 /* Data Bus Error */
+#define EXC_DBE (EX_DBE << S_CauseExcCode)
+#define EX_SYS 8 /* Syscall */
+#define EXC_SYS (EX_SYS << S_CauseExcCode)
+#define EX_SYSCALL EX_SYS
+#define EXC_SYSCALL EXC_SYS
+#define EX_BP 9 /* Breakpoint */
+#define EXC_BP (EX_BP << S_CauseExcCode)
+#define EX_BREAK EX_BP
+#define EXC_BREAK EXC_BP
+#define EX_RI 10 /* Reserved instruction */
+#define EXC_RI (EX_RI << S_CauseExcCode)
+#define EX_CPU 11 /* CoProcessor Unusable */
+#define EXC_CPU (EX_CPU << S_CauseExcCode)
+#define EX_OV 12 /* OVerflow */
+#define EXC_OV (EX_OV << S_CauseExcCode)
+#define EX_TR 13 /* Trap instruction */
+#define EXC_TR (EX_TR << S_CauseExcCode)
+#define EX_TRAP EX_TR
+#define EXC_TRAP EXC_TR
+#define EX_FPE 15 /* floating point exception */
+#define EXC_FPE (EX_FPE << S_CauseExcCode)
+#define EX_C2E 18 /* COP2 exception */
+#define EXC_C2E (EX_C2E << S_CauseExcCode)
+#define EX_MDMX 22 /* MDMX exception */
+#define EXC_MDMX (EX_MDMX << S_CauseExcCode)
+#define EX_WATCH 23 /* Watch exception */
+#define EXC_WATCH (EX_WATCH << S_CauseExcCode)
+#define EX_MCHECK 24 /* Machine check exception */
+#define EXC_MCHECK (EX_MCHECK << S_CauseExcCode)
+#define EX_CacheErr 30 /* Cache error caused re-entry to Debug Mode */
+#define EXC_CacheErr (EX_CacheErr << S_CauseExcCode)
+
+
+/*
+ ************************************************************************
+ * E P C R E G I S T E R ( 1 4 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // Exception PC | EPC
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_EPC $14
+#define R_C0_EPC 14
+
+#define M_EPC0Fields 0x00000000
+#define M_EPCRFields 0x00000000
+#define M_EPC0Fields64 UNS64Const(0x0000000000000000)
+#define M_EPCRFields64 UNS64Const(0x0000000000000000)
+
+/*
+ ************************************************************************
+ * P R I D R E G I S T E R ( 1 5 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Company Opts | Company ID | Procesor ID | Revision | PRId
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_PRId $15
+#define R_C0_PRId 15
+#define C0_PRID C0_PRID /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_PRIdCoOpt 24 /* Company options (R) */
+#define M_PRIdCoOpt (0xff << S_PRIdCoOpt)
+#define S_PRIdCoID 16 /* Company ID (R) */
+#define M_PRIdCoID (0xff << S_PRIdCoID)
+#define S_PRIdImp 8 /* Implementation ID (R) */
+#define M_PRIdImp (0xff << S_PRIdImp)
+#define S_PRIdRev 0 /* Revision (R) */
+#define M_PRIdRev (0xff << S_PRIdRev)
+
+#define M_PRId0Fields 0x00000000
+#define M_PRIdRFields 0xffffffff
+/*
+ * Values in the Company ID field
+ */
+#define K_PRIdCoID_MIPS 1
+#define K_PRIdCoID_Broadcom 2
+#define K_PRIdCoID_Alchemy 3
+#define K_PRIdCoID_SiByte 4
+#define K_PRIdCoID_SandCraft 5
+#define K_PRIdCoID_Philips 6
+#define K_PRIdCoID_NextAvailable 7 /* Next available encoding */
+
+
+/*
+ * Values in the implementation number field
+ */
+#define K_PRIdImp_Jade 0x80
+#define K_PRIdImp_Opal 0x81
+#define K_PRIdImp_Ruby 0x82
+#define K_PRIdImp_JadeLite 0x83
+#define K_PRIdImp_4KEc 0x84 /* Emerald with TLB MMU */
+#define K_PRIdImp_4KEmp 0x85 /* Emerald with FM MMU */
+#define K_PRIdImp_4KSc 0x86 /* Coral */
+
+#define K_PRIdImp_R3000 0x01
+#define K_PRIdImp_R4000 0x04
+#define K_PRIdImp_R10000 0x09
+#define K_PRIdImp_R4300 0x0b
+#define K_PRIdImp_R5000 0x23
+#define K_PRIdImp_R5200 0x28
+#define K_PRIdImp_R5400 0x54
+
+#define C0_EBase $15,1
+#define C0_EBASE C0_EBase
+/*
+ ************************************************************************
+ * C O N F I G R E G I S T E R ( 1 6 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |M| |B| A | A | | K | Config
+ * | | Reserved for Implementations|E| T | R | Reserved | 0 |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Config $16
+#define R_C0_Config 16
+#define C0_CONFIG C0_Config /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_ConfigMore 31 /* Additional config registers present (R) */
+#define M_ConfigMore (0x1 << S_ConfigMore)
+#define S_ConfigImpl 16 /* Implementation-specific fields */
+#define M_ConfigImpl (0x7fff << S_ConfigImpl)
+#define S_ConfigBE 15 /* Denotes big-endian operation (R) */
+#define M_ConfigBE (0x1 << S_ConfigBE)
+#define S_ConfigAT 13 /* Architecture type (R) */
+#define M_ConfigAT (0x3 << S_ConfigAT)
+#define S_ConfigAR 10 /* Architecture revision (R) */
+#define M_ConfigAR (0x7 << S_ConfigAR)
+#define S_ConfigMT 7 /* MMU Type (R) */
+#define M_ConfigMT (0x7 << S_ConfigMT)
+#define S_ConfigK0 0 /* Kseg0 coherency algorithm (R/W) */
+#define M_ConfigK0 (0x7 << S_ConfigK0)
+
+/*
+ * The following definitions are technically part of the "reserved for
+ * implementations" field, but are the semi-standard definition used in
+ * fixed-mapping MMUs to control the cacheability of kuseg and kseg2/3
+ * references. For that reason, they are included here, but may be
+ * overridden by true implementation-specific definitions
+ */
+#define S_ConfigK23 28 /* Kseg2/3 coherency algorithm (FM MMU only) (R/W) */
+#define M_ConfigK23 (0x7 << S_ConfigK23)
+#define S_ConfigKU 25 /* Kuseg coherency algorithm (FM MMU only) (R/W) */
+#define M_ConfigKU (0x7 << S_ConfigKU)
+
+#define M_Config0Fields 0x00000078
+#define M_ConfigRFields 0x8000ff80
+
+/*
+ * Values in the AT field
+ */
+#define K_ConfigAT_MIPS32 0 /* MIPS32 */
+#define K_ConfigAT_MIPS64S 1 /* MIPS64 with 32-bit addresses */
+#define K_ConfigAT_MIPS64 2 /* MIPS64 with 32/64-bit addresses */
+
+/*
+ * Values in the MT field
+ */
+#define K_ConfigMT_NoMMU 0 /* No MMU */
+#define K_ConfigMT_TLBMMU 1 /* Standard TLB MMU */
+#define K_ConfigMT_BATMMU 2 /* Standard BAT MMU */
+#define K_ConfigMT_FMMMU 3 /* Standard Fixed Mapping MMU */
+
+
+/*
+ ************************************************************************
+ * C O N F I G 1 R E G I S T E R ( 1 6, SELECT 1 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |M| MMU Size | IS | IL | IA | DS | DL | DA |C|M|P|W|C|E|F| Config1
+ * | | | | | | | | |2|D|C|R|A|P|P|
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Config1 $16,1
+#define R_C0_Config1 16
+
+#define S_Config1More 31 /* Additional Config registers present (R) */
+#define M_Config1More (0x1 << S_Config1More)
+#define S_Config1MMUSize 25 /* Number of MMU entries - 1 (R) */
+#define M_Config1MMUSize (0x3f << S_Config1MMUSize)
+#define S_Config1IS 22 /* Icache sets per way (R) */
+#define M_Config1IS (0x7 << S_Config1IS)
+#define S_Config1IL 19 /* Icache line size (R) */
+#define M_Config1IL (0x7 << S_Config1IL)
+#define S_Config1IA 16 /* Icache associativity - 1 (R) */
+#define M_Config1IA (0x7 << S_Config1IA)
+#define S_Config1DS 13 /* Dcache sets per way (R) */
+#define M_Config1DS (0x7 << S_Config1DS)
+#define S_Config1DL 10 /* Dcache line size (R) */
+#define M_Config1DL (0x7 << S_Config1DL)
+#define S_Config1DA 7 /* Dcache associativity (R) */
+#define M_Config1DA (0x7 << S_Config1DA)
+#define S_Config1C2 6 /* Coprocessor 2 present (R) */
+#define M_Config1C2 (0x1 << S_Config1C2)
+#define S_Config1MD 5 /* Denotes MDMX present (R) */
+#define M_Config1MD (0x1 << S_Config1MD)
+#define S_Config1PC 4 /* Denotes performance counters present (R) */
+#define M_Config1PC (0x1 << S_Config1PC)
+#define S_Config1WR 3 /* Denotes watch registers present (R) */
+#define M_Config1WR (0x1 << S_Config1WR)
+#define S_Config1CA 2 /* Denotes MIPS-16 present (R) */
+#define M_Config1CA (0x1 << S_Config1CA)
+#define S_Config1EP 1 /* Denotes EJTAG present (R) */
+#define M_Config1EP (0x1 << S_Config1EP)
+#define S_Config1FP 0 /* Denotes floating point present (R) */
+#define M_Config1FP (0x1 << S_Config1FP)
+
+#define M_Config10Fields 0x00000060
+#define M_Config1RFields 0x7fffff9f
+
+/*
+ * The following macro generates a table that is indexed
+ * by the Icache or Dcache sets field in Config1 and
+ * contains the decoded value of sets per way
+ */
+#define Config1CacheSets() \
+ HALF(64); \
+ HALF(128); \
+ HALF(256); \
+ HALF(512); \
+ HALF(1024); \
+ HALF(2048); \
+ HALF(4096); \
+ HALF(8192);
+
+/*
+ * The following macro generates a table that is indexed
+ * by the Icache or Dcache line size field in Config1 and
+ * contains the decoded value of the cache line size, in bytes
+ */
+#define Config1CacheLineSize() \
+ HALF(0); \
+ HALF(4); \
+ HALF(8); \
+ HALF(16); \
+ HALF(32); \
+ HALF(64); \
+ HALF(128); \
+ HALF(256);
+
+
+/*
+ ************************************************************************
+ * C O N F I G 2 R E G I S T E R ( 1 6, SELECT 2 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |M| | | | | | | | | | | | |S|T| Config1
+ * | | | | | | | | | | | | | |M|L|
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Config2 $16,2
+#define R_C0_Config2 16
+
+#define S_Config2More 31 /* Additional Config registers present (R) */
+#define M_Config2More (0x1 << S_Config2More)
+#define S_Config2SM 1 /* Denotes SmartMIPS ASE present (R) */
+#define M_Config2SM (0x1 << S_Config2SM)
+#define S_Config2TL 0 /* Denotes Tracing Logic present (R) */
+#define M_Config2TL (0x1 << S_Config2TL)
+
+#define M_Config20Fields 0xfffffffc
+#define M_Config2RFields 0x00000003
+
+/*
+ ************************************************************************
+ * L L A D D R R E G I S T E R ( 1 7 ) *
+ ************************************************************************
+ *
+ * 6 6 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // LL Physical Address | LLAddr
+ * +-+-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_LLAddr $17
+#define R_C0_LLAddr 17
+#define C0_LLADDR C0_LLAddr /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define M_LLAddr0Fields 0x00000000
+#define M_LLAddrRFields 0x00000000
+#define M_LLAddr0Fields64 UNS64Const(0x0000000000000000)
+#define M_LLAddrRFields64 UNS64Const(0x0000000000000000)
+
+
+/*
+ ************************************************************************
+ * W A T C H L O R E G I S T E R ( 1 8 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // Watch Virtual Address |I|R|W| WatchLo
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_WatchLo $18
+#define R_C0_WatchLo 18
+#define C0_WATCHLO C0_WatchLo /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_WatchLoVAddr 3 /* Watch virtual address (R/W) */
+#define M_WatchLoVAddr (0x1fffffff << S_WatchLoVAddr)
+#define S_WatchLoI 2 /* Enable Istream watch (R/W) */
+#define M_WatchLoI (0x1 << S_WatchLoI)
+#define S_WatchLoR 1 /* Enable data read watch (R/W) */
+#define M_WatchLoR (0x1 << S_WatchLoR)
+#define S_WatchLoW 0 /* Enable data write watch (R/W) */
+#define M_WatchLoW (0x1 << S_WatchLoW)
+
+#define M_WatchLo0Fields 0x00000000
+#define M_WatchLoRFields 0x00000000
+#define M_WatchLo0Fields64 UNS64Const(0x0000000000000000)
+#define M_WatchLoRFields64 UNS64Const(0x0000000000000000)
+
+#define M_WatchLoEnables (M_WatchLoI | M_WatchLoR | M_WatchLoW)
+
+
+/*
+ ************************************************************************
+ * W A T C H H I R E G I S T E R ( 1 9 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |M|G| Rsvd | ASID | Rsvd | Mask | 0 | WatchHi
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_WatchHi $19
+#define R_C0_WatchHi 19
+#define C0_WATCHHI C0_WatchHi /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_WatchHiM 31 /* Denotes additional Watch registers present (R) */
+#define M_WatchHiM (0x1 << S_WatchHiM)
+#define S_WatchHiG 30 /* Enable ASID-independent Watch match (R/W) */
+#define M_WatchHiG (0x1 << S_WatchHiG)
+#define S_WatchHiASID 16 /* ASID value to match (R/W) */
+#define M_WatchHiASID (0xff << S_WatchHiASID)
+#define S_WatchHiMask 3 /* Address inhibit mask (R/W) */
+#define M_WatchHiMask (0x1ff << S_WatchHiMask)
+
+#define M_WatchHi0Fields 0x3f00f007
+#define M_WatchHiRFields 0x80000000
+
+
+/*
+ ************************************************************************
+ * X C O N T E X T R E G I S T E R ( 2 0 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 3 3 3 3 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // PTEBase | R | BadVPN2<39:13> | 0 | XContext
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_XContext $20
+#define R_C0_XContext 20
+#define C0_EXTCTXT C0_XContext /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_XContextBadVPN2 4 /* BadVPN2 (R) */
+#define S_XContextBadVPN S_XContextBadVPN2
+
+#define M_XContext0Fields 0x0000000f
+
+
+/*
+ ************************************************************************
+ * D E B U G R E G I S T E R ( 2 3 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |D|D|N|L|D|H|C|I|M|C|D|I|D|D| | |N|S| |D|D|D|D|D|D|
+ * |B|M|o|S|o|a|o|B|C|a|B|E|D|D|EJTAG|DExcCode |o|S| |I|I|D|D|B|S|
+ * |D| |D|N|z|l|u|u|h|c|u|X|B|B| ver | |S|t| |N|B|B|B|p|S|
+ * | | |C|M|e|t|n|s|e|h|s|I|S|L| | |S| | 0 |T| |S|L| | | Debug
+ * | | |R| | | |t|E|c|e|E| |I|I| | |t| | | | | | | | |
+ * | | | | | | |D|P|k|E|P| |m|m| | | | | | | | | | | |
+ * | | | | | | |M| |P|P| | |p|p| | | | | | | | | | | |
+ * | | | | | | | | | | | | |r|r| | | | | | | | | | | |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_Debug $23 /* EJTAG */
+#define R_C0_Debug 23
+
+#define S_DebugDBD 31 /* Debug branch delay (R) */
+#define M_DebugDBD (0x1 << S_DebugDBD)
+#define S_DebugDM 30 /* Debug mode (R) */
+#define M_DebugDM (0x1 << S_DebugDM)
+#define S_DebugNoDCR 29 /* No debug control register present (R) */
+#define M_DebugNoDCR (0x1 << S_DebugNoDCR)
+#define S_DebugLSNM 28 /* Load/Store Normal Memory (R/W) */
+#define M_DebugLSNM (0x1 << S_DebugLSNM)
+#define S_DebugDoze 27 /* Doze (R) */
+#define M_DebugDoze (0x1 << S_DebugDoze)
+#define S_DebugHalt 26 /* Halt (R) */
+#define M_DebugHalt (0x1 << S_DebugHalt)
+#define S_DebugCountDM 25 /* Count register behavior in debug mode (R/W) */
+#define M_DebugCountDM (0x1 << S_DebugCountDM)
+#define S_DebugIBusEP 24 /* Imprecise Instn Bus Error Pending (R/W) */
+#define M_DebugIBusEP (0x1 << S_DebugIBusEP)
+#define S_DebugMCheckP 23 /* Imprecise Machine Check Pending (R/W) */
+#define M_DebugMCheckP (0x1 << S_DebugMCheckP)
+#define S_DebugCacheEP 22 /* Imprecise Cache Error Pending (R/W) */
+#define M_DebugCacheEP (0x1 << S_DebugCacheEP)
+#define S_DebugDBusEP 21 /* Imprecise Data Bus Error Pending (R/W) */
+#define M_DebugDBusEP (0x1 << S_DebugDBusEP)
+#define S_DebugIEXI 20 /* Imprecise Exception Inhibit (R/W) */
+#define M_DebugIEXI (0x1 << S_DebugIEXI)
+#define S_DebugDDBSImpr 19 /* Debug data break store imprecise (R) */
+#define M_DebugDDBSImpr (0x1 << S_DebugDDBSImpr)
+#define S_DebugDDBLImpr 18 /* Debug data break load imprecise (R) */
+#define M_DebugDDBLImpr (0x1 << S_DebugDDBLImpr)
+#define S_DebugEJTAGver 15 /* EJTAG version number (R) */
+#define M_DebugEJTAGver (0x7 << S_DebugEJTAGver)
+#define S_DebugDExcCode 10 /* Debug exception code (R) */
+#define M_DebugDExcCode (0x1f << S_DebugDExcCode)
+#define S_DebugNoSSt 9 /* No single step implemented (R) */
+#define M_DebugNoSSt (0x1 << S_DebugNoSSt)
+#define S_DebugSSt 8 /* Single step enable (R/W) */
+#define M_DebugSSt (0x1 << S_DebugSSt)
+#define S_DebugDINT 5 /* Debug interrupt (R) */
+#define M_DebugDINT (0x1 << S_DebugDINT)
+#define S_DebugDIB 4 /* Debug instruction break (R) */
+#define M_DebugDIB (0x1 << S_DebugDIB)
+#define S_DebugDDBS 3 /* Debug data break store (R) */
+#define M_DebugDDBS (0x1 << S_DebugDDBS)
+#define S_DebugDDBL 2 /* Debug data break load (R) */
+#define M_DebugDDBL (0x1 << S_DebugDDBL)
+#define S_DebugDBp 1 /* Debug breakpoint (R) */
+#define M_DebugDBp (0x1 << S_DebugDBp)
+#define S_DebugDSS 0 /* Debug single step (R) */
+#define M_DebugDSS (0x1 << S_DebugDSS)
+
+#define M_Debug0Fields 0x01f000c0
+#define M_DebugRFields 0xec0ffe3f
+
+
+/*
+ ************************************************************************
+ * D E P C R E G I S T E R ( 2 4 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // EJTAG Debug Exception PC | DEPC
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+
+#define C0_DEPC $24
+#define R_C0_DEPC 24
+
+#define M_DEEPC0Fields 0x00000000
+#define M_DEEPCRFields 0x00000000
+#define M_DEEPC0Fields64 UNS64Const(0x0000000000000000)
+#define M_DEEPCRFields64 UNS64Const(0x0000000000000000)
+
+
+/*
+ ************************************************************************
+ * P E R F C N T R E G I S T E R ( 2 5 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | | | |I| | | |E|
+ * |M| 0 | Event |E|U|S|K|X| PerfCnt
+ * | | | | | | | |L|
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ *
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Event Count | PerfCnt
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_PerfCnt $25
+#define R_C0_PerfCnt 25
+#define C0_PRFCNT0 C0_PerfCnt /* OBSOLETE - DO NOT USE IN NEW CODE */
+#define C0_PRFCNT1 C0_PerfCnt /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define S_PerfCntM 31 /* More performance counters exist (R) */
+#define M_PerfCntM (1 << S_PerfCntM)
+#define S_PerfCntEvent 5 /* Enabled event (R/W) */
+#define M_PerfCntEvent (0x3f << S_PerfCntEvent)
+#define S_PerfCntIE 4 /* Interrupt Enable (R/W) */
+#define M_PerfCntIE (1 << S_PerfCntIE)
+#define S_PerfCntU 3 /* Enable counting in User Mode (R/W) */
+#define M_PerfCntU (1 << S_PerfCntU)
+#define S_PerfCntS 2 /* Enable counting in Supervisor Mode (R/W) */
+#define M_PerfCntS (1 << S_PerfCntS)
+#define S_PerfCntK 1 /* Enable counting in Kernel Mode (R/W) */
+#define M_PerfCntK (1 << S_PerfCntK)
+#define S_PerfCntEXL 0 /* Enable counting while EXL==1 (R/W) */
+#define M_PerfCntEXL (1 << S_PerfCntEXL)
+
+#define M_PerfCnt0Fields 0x7ffff800
+#define M_PerfCntRFields 0x80000000
+
+
+/*
+ ************************************************************************
+ * E R R C T L R E G I S T E R ( 2 6 ) *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Error Control | ErrCtl
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_ErrCtl $26
+#define R_C0_ErrCtl 26
+#define C0_ECC $26 /* OBSOLETE - DO NOT USE IN NEW CODE */
+#define R_C0_ECC 26 /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define M_ErrCtl0Fields 0x00000000
+#define M_ErrCtlRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * C A C H E E R R R E G I S T E R ( 2 7 ) * CacheErr
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | Cache Error Control | CacheErr
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_CacheErr $27
+#define R_C0_CacheErr 27
+#define C0_CACHE_ERR C0_CacheErr /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define M_CacheErr0Fields 0x00000000
+#define M_CachErrRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * T A G L O R E G I S T E R ( 2 8 ) * TagLo
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | TagLo | TagLo
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_TagLo $28
+#define R_C0_TagLo 28
+#define C0_TAGLO C0_TagLo /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+/*
+ * Some implementations use separate TagLo registers for the
+ * instruction and data caches. In those cases, the following
+ * definitions can be used in relevant code
+ */
+
+#define C0_ITagLo $28,0
+#define C0_DTagLo $28,2
+
+#define M_TagLo0Fields 0x00000000
+#define M_TagLoRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * D A T A L O R E G I S T E R ( 2 8, SELECT 1 ) * DataLo
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | DataLo | DataLo
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_DataLo $28,1
+#define R_C0_DataLo 28
+
+/*
+ * Some implementations use separate DataLo registers for the
+ * instruction and data caches. In those cases, the following
+ * definitions can be used in relevant code
+ */
+
+#define C0_IDataLo $28,1
+#define C0_DDataLo $28,3
+
+#define M_DataLo0Fields 0x00000000
+#define M_DataLoRFields 0xffffffff
+
+
+/*
+ ************************************************************************
+ * T A G H I R E G I S T E R ( 2 9 ) * TagHi
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | TagHi | TagHi
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_TagHi $29
+#define R_C0_TagHi 29
+#define C0_TAGHI C0_TagHi /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+/*
+ * Some implementations use separate TagHi registers for the
+ * instruction and data caches. In those cases, the following
+ * definitions can be used in relevant code
+ */
+
+#define C0_ITagHi $29,0
+#define C0_DTagHi $29,2
+
+#define M_TagHi0Fields 0x00000000
+#define M_TagHiRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * D A T A H I R E G I S T E R ( 2 9, SELECT 1 ) * DataHi
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | DataHi | DataHi
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_DataHi $29,1
+#define R_C0_DataHi 29
+
+/*
+ * Some implementations use separate DataHi registers for the
+ * instruction and data caches. In those cases, the following
+ * definitions can be used in relevant code
+ */
+
+#define C0_IDataHi $29,1
+#define C0_DDataHi $29,3
+
+#define M_DataHi0Fields 0x00000000
+#define M_DataHiRFields 0xffffffff
+
+
+/*
+ ************************************************************************
+ * E R R O R E P C R E G I S T E R ( 3 0 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // Error PC | ErrorEPC
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_ErrorEPC $30
+#define R_C0_ErrorEPC 30
+#define C0_ERROR_EPC C0_ErrorEPC /* OBSOLETE - DO NOT USE IN NEW CODE */
+
+#define M_ErrorEPC0Fields 0x00000000
+#define M_ErrorEPCRFields 0x00000000
+#define M_ErrorEPC0Fields64 UNS64Const(0x0000000000000000)
+#define M_ErrorEPCRFields64 UNS64Const(0x0000000000000000)
+
+
+/*
+ ************************************************************************
+ * D E S A V E R E G I S T E R ( 3 1 ) *
+ ************************************************************************
+ *
+ * 6 // 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 3 // 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | // EJTAG Register Save Value | DESAVE
+ * +-+//+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C0_DESAVE $31
+#define R_C0_DESAVE 31
+
+#define M_DESAVE0Fields 0x00000000
+#define M_DESAVERFields 0x00000000
+#define M_DESAVE0Fields64 UNS64Const(0x0000000000000000)
+#define M_DESAVERFields64 UNS64Const(0x0000000000000000)
+
+
+/*
+ *************************************************************************
+ * C P 1 R E G I S T E R D E F I N I T I O N S *
+ *************************************************************************
+ */
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E F P R N A M E S *
+ *************************************************************************
+ */
+
+#define fp0 $f0
+#define fp1 $f1
+#define fp2 $f2
+#define fp3 $f3
+#define fp4 $f4
+#define fp5 $f5
+#define fp6 $f6
+#define fp7 $f7
+#define fp8 $f8
+#define fp9 $f9
+#define fp10 $f10
+#define fp11 $f11
+#define fp12 $f12
+#define fp13 $f13
+#define fp14 $f14
+#define fp15 $f15
+#define fp16 $f16
+#define fp17 $f17
+#define fp18 $f18
+#define fp19 $f19
+#define fp20 $f20
+#define fp21 $f21
+#define fp22 $f22
+#define fp23 $f23
+#define fp24 $f24
+#define fp25 $f25
+#define fp26 $f26
+#define fp27 $f27
+#define fp28 $f28
+#define fp29 $f29
+#define fp30 $f30
+#define fp31 $f31
+
+/*
+ * The following definitions are used to convert an FPR name
+ * into the corresponding even or odd name, respectively.
+ * This is used in macro substitution in the AVPs.
+ */
+
+#define fp1_even $f0
+#define fp3_even $f2
+#define fp5_even $f4
+#define fp7_even $f6
+#define fp9_even $f8
+#define fp11_even $f10
+#define fp13_even $f12
+#define fp15_even $f14
+#define fp17_even $f16
+#define fp19_even $f18
+#define fp21_even $f20
+#define fp23_even $f22
+#define fp25_even $f24
+#define fp27_even $f26
+#define fp29_even $f28
+#define fp31_even $f30
+
+#define fp0_odd $f1
+#define fp2_odd $f3
+#define fp4_odd $f5
+#define fp6_odd $f7
+#define fp8_odd $f9
+#define fp10_odd $f11
+#define fp12_odd $f13
+#define fp14_odd $f15
+#define fp16_odd $f17
+#define fp18_odd $f19
+#define fp20_odd $f21
+#define fp22_odd $f23
+#define fp24_odd $f25
+#define fp26_odd $f27
+#define fp28_odd $f29
+#define fp30_odd $f31
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E F P R I N D I C E S *
+ *************************************************************************
+ *
+ * These definitions provide the index (number) of the FPR, as opposed
+ * to the assembler register name ($n).
+ */
+
+#define R_fp0 0
+#define R_fp1 1
+#define R_fp2 2
+#define R_fp3 3
+#define R_fp4 4
+#define R_fp5 5
+#define R_fp6 6
+#define R_fp7 7
+#define R_fp8 8
+#define R_fp9 9
+#define R_fp10 10
+#define R_fp11 11
+#define R_fp12 12
+#define R_fp13 13
+#define R_fp14 14
+#define R_fp15 15
+#define R_fp16 16
+#define R_fp17 17
+#define R_fp18 18
+#define R_fp19 19
+#define R_fp20 20
+#define R_fp21 21
+#define R_fp22 22
+#define R_fp23 23
+#define R_fp24 24
+#define R_fp25 25
+#define R_fp26 26
+#define R_fp27 27
+#define R_fp28 28
+#define R_fp29 29
+#define R_fp30 30
+#define R_fp31 31
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E F C R N A M E S *
+ *************************************************************************
+ */
+
+#define fc0 $0
+#define fc25 $25
+#define fc26 $26
+#define fc28 $28
+#define fc31 $31
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E F C R I N D I C E S *
+ *************************************************************************
+ *
+ * These definitions provide the index (number) of the FCR, as opposed
+ * to the assembler register name ($n).
+ */
+
+#define R_fc0 0
+#define R_fc25 25
+#define R_fc26 26
+#define R_fc28 28
+#define R_fc31 31
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E F C C N A M E S *
+ *************************************************************************
+ */
+
+#define cc0 $fcc0
+#define cc1 $fcc1
+#define cc2 $fcc2
+#define cc3 $fcc3
+#define cc4 $fcc4
+#define cc5 $fcc5
+#define cc6 $fcc6
+#define cc7 $fcc7
+
+
+/*
+ *************************************************************************
+ * H A R D W A R E F C C I N D I C E S *
+ *************************************************************************
+ *
+ * These definitions provide the index (number) of the CC, as opposed
+ * to the assembler register name ($n).
+ */
+
+#define R_cc0 0
+#define R_cc1 1
+#define R_cc2 2
+#define R_cc3 3
+#define R_cc4 4
+#define R_cc5 5
+#define R_cc6 6
+#define R_cc7 7
+
+
+/*
+ ************************************************************************
+ * I M P L E M E N T A T I O N R E G I S T E R *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * |Reserved for Additional|3|P|D|S| Implementation| Revision | FIR
+ * | Configuration Bits |D|S| | | | |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C1_FIR $0
+#define R_C1_FIR 0
+
+#define S_FIRConfigS 16
+#define M_FIRConfigS (0x1 << S_FIRConfigS)
+#define S_FIRConfigD 17
+#define M_FIRConfigD (0x1 << S_FIRConfigD)
+#define S_FIRConfigPS 18
+#define M_FIRConfigPS (0x1 << S_FIRConfigPS)
+#define S_FIRConfig3D 19
+#define M_FIRConfig3D (0x1 << S_FIRConfig3D)
+#define M_FIRConfigAll (M_FIRConfigS|M_FIRConfigD|M_FIRConfigPS|M_FIRConfig3D)
+
+#define S_FIRImp 8
+#define M_FIRImp (0xff << S_FIRImp)
+
+#define S_FIRRev 0
+#define M_FIRRev (0xff << S_FIRRev)
+
+#define M_FIR0Fields 0xfff00000
+#define M_FIRRFields 0x000fffff
+
+/*
+ ************************************************************************
+ * C O N D I T I O N C O D E S R E G I S T E R *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | 0 | CC | FCCR
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C1_FCCR $25
+#define R_C1_FCCR 25
+
+#define S_FCCRCC 0
+#define M_FCCRCC (0xff << S_FCCRCC)
+#define S_FCCRCC7 7
+#define M_FCCRCC7 (0x1 << S_FCCRCC7)
+#define S_FCCRCC6 6
+#define M_FCCRCC6 (0x1 << S_FCCRCC6)
+#define S_FCCRCC5 5
+#define M_FCCRCC5 (0x1 << S_FCCRCC5)
+#define S_FCCRCC4 4
+#define M_FCCRCC4 (0x1 << S_FCCRCC4)
+#define S_FCCRCC3 3
+#define M_FCCRCC3 (0x1 << S_FCCRCC3)
+#define S_FCCRCC2 2
+#define M_FCCRCC2 (0x1 << S_FCCRCC2)
+#define S_FCCRCC1 1
+#define M_FCCRCC1 (0x1 << S_FCCRCC1)
+#define S_FCCRCC0 0
+#define M_FCCRCC0 (0x1 << S_FCCRCC0)
+
+#define M_FCCR0Fields 0xffffff00
+#define M_FCCRRFields 0x000000ff
+
+
+/*
+ ************************************************************************
+ * E X C E P T I O N S R E G I S T E R *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | 0 | Cause | 0 | Flags | 0 | FEXR
+ * | |E|V|Z|O|U|I| |V|Z|O|U|I| |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C1_FEXR $26
+#define R_C1_FEXR 26
+
+#define S_FEXRExc 12
+#define M_FEXRExc (0x3f << S_FEXRExc)
+#define S_FEXRExcE 17
+#define M_FEXRExcE (0x1 << S_FEXRExcE)
+#define S_FEXRExcV 16
+#define M_FEXRExcV (0x1 << S_FEXRExcV)
+#define S_FEXRExcZ 15
+#define M_FEXRExcZ (0x1 << S_FEXRExcZ)
+#define S_FEXRExcO 14
+#define M_FEXRExcO (0x1 << S_FEXRExcO)
+#define S_FEXRExcU 13
+#define M_FEXRExcU (0x1 << S_FEXRExcU)
+#define S_FEXRExcI 12
+#define M_FEXRExcI (0x1 << S_FEXRExcI)
+
+#define S_FEXRFlg 2
+#define M_FEXRFlg (0x1f << S_FEXRFlg)
+#define S_FEXRFlgV 6
+#define M_FEXRFlgV (0x1 << S_FEXRFlgV)
+#define S_FEXRFlgZ 5
+#define M_FEXRFlgZ (0x1 << S_FEXRFlgZ)
+#define S_FEXRFlgO 4
+#define M_FEXRFlgO (0x1 << S_FEXRFlgO)
+#define S_FEXRFlgU 3
+#define M_FEXRFlgU (0x1 << S_FEXRFlgU)
+#define S_FEXRFlgI 2
+#define M_FEXRFlgI (0x1 << S_FEXRFlgI)
+
+#define M_FEXR0Fields 0xfffc0f83
+#define M_FEXRRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * E N A B L E S R E G I S T E R *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | 0 | Enables | 0 |F|RM | FENR
+ * | |V|Z|O|U|I| |S| |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C1_FENR $28
+#define R_C1_FENR 28
+
+#define S_FENREna 7
+#define M_FENREna (0x1f << S_FENREna)
+#define S_FENREnaV 11
+#define M_FENREnaV (0x1 << S_FENREnaV)
+#define S_FENREnaZ 10
+#define M_FENREnaZ (0x1 << S_FENREnaZ)
+#define S_FENREnaO 9
+#define M_FENREnaO (0x1 << S_FENREnaO)
+#define S_FENREnaU 8
+#define M_FENREnaU (0x1 << S_FENREnaU)
+#define S_FENREnaI 7
+#define M_FENREnaI (0x1 << S_FENREnaI)
+
+#define S_FENRFS 2
+#define M_FENRFS (0x1 << S_FENRFS)
+
+#define S_FENRRM 0
+#define M_FENRRM (0x3 << S_FENRRM)
+
+#define M_FENR0Fields 0xfffff078
+#define M_FENRRFields 0x00000000
+
+
+/*
+ ************************************************************************
+ * C O N T R O L / S T A T U S R E G I S T E R *
+ ************************************************************************
+ *
+ * 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
+ * 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ * | FCC |F|C|Imp| 0 | Cause | Enables | Flags | RM| FCSR
+ * |7|6|5|4|3|2|1|S|C| | |E|V|Z|O|U|I|V|Z|O|U|I|V|Z|O|U|I| |
+ * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
+ */
+
+#define C1_FCSR $31
+#define R_C1_FCSR 31
+
+#define S_FCSRFCC7_1 25 /* Floating point condition codes 7..1 (R/W) */
+#define M_FCSRFCC7_1 (0x7f << S_FCSRFCC7_1)
+#define S_FCSRCC7 31
+#define M_FCSRCC7 (0x1 << S_FCSRCC7)
+#define S_FCSRCC6 30
+#define M_FCSRCC6 (0x1 << S_FCSRCC6)
+#define S_FCSRCC5 29
+#define M_FCSRCC5 (0x1 << S_FCSRCC5)
+#define S_FCSRCC4 28
+#define M_FCSRCC4 (0x1 << S_FCSRCC4)
+#define S_FCSRCC3 27
+#define M_FCSRCC3 (0x1 << S_FCSRCC3)
+#define S_FCSRCC2 26
+#define M_FCSRCC2 (0x1 << S_FCSRCC2)
+#define S_FCSRCC1 25
+#define M_FCSRCC1 (0x1 << S_FCSRCC1)
+
+#define S_FCSRFS 24 /* Flush denorms to zero (R/W) */
+#define M_FCSRFS (0x1 << S_FCSRFS)
+
+#define S_FCSRCC0 23 /* Floating point condition code 0 (R/W) */
+#define M_FCSRCC0 (0x1 << S_FCSRCC0)
+#define S_FCSRCC S_FCSRCC0
+#define M_FCSRCC M_FCSRCC0
+
+#define S_FCSRImpl 21 /* Implementation-specific control bits (R/W) */
+#define M_FCSRImpl (0x3 << S_FCSRImpl)
+
+#define S_FCSRExc 12 /* Exception cause (R/W) */
+#define M_FCSRExc (0x3f << S_FCSRExc)
+#define S_FCSRExcE 17
+#define M_FCSRExcE (0x1 << S_FCSRExcE)
+#define S_FCSRExcV 16
+#define M_FCSRExcV (0x1 << S_FCSRExcV)
+#define S_FCSRExcZ 15
+#define M_FCSRExcZ (0x1 << S_FCSRExcZ)
+#define S_FCSRExcO 14
+#define M_FCSRExcO (0x1 << S_FCSRExcO)
+#define S_FCSRExcU 13
+#define M_FCSRExcU (0x1 << S_FCSRExcU)
+#define S_FCSRExcI 12
+#define M_FCSRExcI (0x1 << S_FCSRExcI)
+
+#define S_FCSREna 7 /* Exception enable (R/W) */
+#define M_FCSREna (0x1f << S_FCSREna)
+#define S_FCSREnaV 11
+#define M_FCSREnaV (0x1 << S_FCSREnaV)
+#define S_FCSREnaZ 10
+#define M_FCSREnaZ (0x1 << S_FCSREnaZ)
+#define S_FCSREnaO 9
+#define M_FCSREnaO (0x1 << S_FCSREnaO)
+#define S_FCSREnaU 8
+#define M_FCSREnaU (0x1 << S_FCSREnaU)
+#define S_FCSREnaI 7
+#define M_FCSREnaI (0x1 << S_FCSREnaI)
+
+#define S_FCSRFlg 2 /* Exception flags (R/W) */
+#define M_FCSRFlg (0x1f << S_FCSRFlg)
+#define S_FCSRFlgV 6
+#define M_FCSRFlgV (0x1 << S_FCSRFlgV)
+#define S_FCSRFlgZ 5
+#define M_FCSRFlgZ (0x1 << S_FCSRFlgZ)
+#define S_FCSRFlgO 4
+#define M_FCSRFlgO (0x1 << S_FCSRFlgO)
+#define S_FCSRFlgU 3
+#define M_FCSRFlgU (0x1 << S_FCSRFlgU)
+#define S_FCSRFlgI 2
+#define M_FCSRFlgI (0x1 << S_FCSRFlgI)
+
+#define S_FCSRRM 0 /* Rounding mode (R/W) */
+#define M_FCSRRM (0x3 << S_FCSRRM)
+
+#define M_FCSR0Fields 0x001c0000
+#define M_FCSRRFields 0x00000000
+
+/*
+ * Values in the rounding mode field (of both FCSR and FCCR)
+ */
+#define K_FCSRRM_RN 0
+#define K_FCSRRM_RZ 1
+#define K_FCSRRM_RP 2
+#define K_FCSRRM_RM 3
+
+
+/* ********************************************************************* */
+/* Interface function definition */
+
+
+/* ********************************************************************* */
+
+#endif /* __ARCHDEFS_H__ */
diff --git a/utils/atj2137/adfuload/test_binary/lcm/mips.h b/utils/atj2137/adfuload/test_binary/lcm/mips.h
new file mode 100644
index 0000000000..aef7bc9dd2
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/mips.h
@@ -0,0 +1,820 @@
+/**************************************************************************
+* *
+* PROJECT : MIPS port for uC/OS-II *
+* *
+* MODULE : MIPS.h *
+* *
+* AUTHOR : Michael Anburaj *
+* URL : http://geocities.com/michaelanburaj/ *
+* EMAIL: michaelanburaj@hotmail.com *
+* *
+* PROCESSOR : MIPS 4Kc (32 bit RISC) - ATLAS board *
+* *
+* TOOL-CHAIN : SDE & Cygnus *
+* *
+* DESCRIPTION : *
+* MIPS processor definitions. *
+* The basic CPU definitions are found in the file archdefs.h, which *
+* is included by mips.h. *
+* *
+* mips.h implements aliases for some of the definitions in archdefs.h *
+* and adds various definitions. *
+* *
+**************************************************************************/
+
+
+#ifndef __MIPS_H__
+#define __MIPS_H__
+
+#include "mips-archdefs.h"
+
+
+/* ********************************************************************* */
+/* Module configuration */
+
+
+/* ********************************************************************* */
+/* Interface macro & data definition */
+
+#ifndef MSK
+#define MSK(n) ((1 << (n)) - 1)
+#endif
+
+/* CPU registers */
+#define SYS_CPUREG_ZERO 0
+#define SYS_CPUREG_AT 1
+#define SYS_CPUREG_V0 2
+#define SYS_CPUREG_V1 3
+#define SYS_CPUREG_A0 4
+#define SYS_CPUREG_A1 5
+#define SYS_CPUREG_A2 6
+#define SYS_CPUREG_A3 7
+#define SYS_CPUREG_T0 8
+#define SYS_CPUREG_T1 9
+#define SYS_CPUREG_T2 10
+#define SYS_CPUREG_T3 11
+#define SYS_CPUREG_T4 12
+#define SYS_CPUREG_T5 13
+#define SYS_CPUREG_T6 14
+#define SYS_CPUREG_T7 15
+#define SYS_CPUREG_S0 16
+#define SYS_CPUREG_S1 17
+#define SYS_CPUREG_S2 18
+#define SYS_CPUREG_S3 19
+#define SYS_CPUREG_S4 20
+#define SYS_CPUREG_S5 21
+#define SYS_CPUREG_S6 22
+#define SYS_CPUREG_S7 23
+#define SYS_CPUREG_T8 24
+#define SYS_CPUREG_T9 25
+#define SYS_CPUREG_K0 26
+#define SYS_CPUREG_K1 27
+#define SYS_CPUREG_GP 28
+#define SYS_CPUREG_SP 29
+#define SYS_CPUREG_S8 30
+#define SYS_CPUREG_FP SYS_CPUREG_S8
+#define SYS_CPUREG_RA 31
+
+
+/* CPU register fp ($30) has an alias s8 */
+#define s8 fp
+
+
+/* Aliases for System Control Coprocessor (CP0) registers */
+#define C0_INDEX C0_Index
+#define C0_RANDOM C0_Random
+#define C0_ENTRYLO0 C0_EntryLo0
+#define C0_ENTRYLO1 C0_EntryLo1
+#define C0_CONTEXT C0_Context
+#define C0_PAGEMASK C0_PageMask
+#define C0_WIRED C0_Wired
+#define C0_BADVADDR C0_BadVAddr
+#define C0_COUNT C0_Count
+#define C0_ENTRYHI C0_EntryHi
+#define C0_COMPARE C0_Compare
+#define C0_STATUS C0_Status
+#define C0_CAUSE C0_Cause
+
+#ifdef C0_PRID /* ArchDefs has an obsolete def. of C0_PRID */
+#undef C0_PRID
+#endif
+#define C0_PRID C0_PRId
+
+#define C0_CONFIG C0_Config
+#define C0_CONFIG1 C0_Config1
+#define C0_LLADDR C0_LLAddr
+#define C0_WATCHLO C0_WatchLo
+#define C0_WATCHHI C0_WatchHi
+#define C0_DEBUG C0_Debug
+#define C0_PERFCNT C0_PerfCnt
+#define C0_ERRCTL C0_ErrCtl
+#define C0_CACHEERR C0_CacheErr
+#define C0_TAGLO C0_TagLo
+#define C0_DATALO C0_DataLo
+#define C0_TAGHI C0_TagHi
+#define C0_DATAHI C0_DataHi
+#define C0_ERROREPC C0_ErrorEPC
+#if 0
+#define C0_DESAVE C0_DESAVE
+#define C0_EPC C0_EPC
+#define C0_DEPC C0_DEPC
+#endif
+
+/* System Control Coprocessor (CP0) registers select fields */
+#define C0_INDEX_SEL 0 /* TLB Index */
+#define C0_RANDOM_SEL 0 /* TLB Random */
+#define C0_TLBLO0_SEL 0 /* TLB EntryLo0 */
+#define C0_TLBLO1_SEL 0 /* TLB EntryLo1 */
+#define C0_CONTEXT_SEL 0 /* Context */
+#define C0_PAGEMASK_SEL 0 /* TLB PageMask */
+#define C0_WIRED_SEL 0 /* TLB Wired */
+#define C0_BADVADDR_SEL 0 /* Bad Virtual Address */
+#define C0_COUNT_SEL 0 /* Count */
+#define C0_ENTRYHI_SEL 0 /* TLB EntryHi */
+#define C0_COMPARE_SEL 0 /* Compare */
+#define C0_STATUS_SEL 0 /* Processor Status */
+#define C0_CAUSE_SEL 0 /* Exception Cause */
+#define C0_EPC_SEL 0 /* Exception PC */
+#define C0_PRID_SEL 0 /* Processor Revision Indentifier */
+#define C0_CONFIG_SEL 0 /* Config */
+#define C0_CONFIG1_SEL 1 /* Config1 */
+#define C0_LLADDR_SEL 0 /* LLAddr */
+#define C0_WATCHLO_SEL 0 /* WatchpointLo */
+#define C0_WATCHHI_SEL 0 /* WatchpointHi */
+#define C0_DEBUG_SEL 0 /* EJTAG Debug Register */
+#define C0_DEPC_SEL 0 /* Program counter at last EJTAG debug exception */
+#define C0_PERFCNT_SEL 0 /* Performance counter interface */
+#define C0_ERRCTL_SEL 0 /* ERRCTL */
+#define C0_CACHEERR_SEL 0 /* CacheErr */
+#define C0_TAGLO_SEL 0 /* TagLo */
+#define C0_DATALO_SEL 1 /* DataLo */
+#define C0_DTAGLO_SEL 2 /* DTagLo */
+#define C0_TAGHI_SEL 0 /* TagHi */
+#define C0_DATAHI_SEL 1 /* DataHi */
+#define C0_DTAGHI_SEL 2 /* DTagHi */
+#define C0_ERROREPC_SEL 0 /* ErrorEPC */
+#define C0_DESAVE_SEL 0 /* EJTAG dbg exc. save register */
+
+
+/* C0_CONFIG register encoding */
+
+#define C0_CONFIG_M_SHF S_ConfigMore
+#define C0_CONFIG_M_MSK M_ConfigMore
+#define C0_CONFIG_M_BIT C0_CONFIG_M_MSK
+
+#define C0_CONFIG_BE_SHF S_ConfigBE
+#define C0_CONFIG_BE_MSK M_ConfigBE
+#define C0_CONFIG_BE_BIT C0_CONFIG_BE_MSK
+
+#define C0_CONFIG_AT_SHF S_ConfigAT
+#define C0_CONFIG_AT_MSK M_ConfigAT
+#define C0_CONFIG_AT_MIPS32 K_ConfigAT_MIPS32
+#define C0_CONFIG_AT_MIPS64_32ADDR K_ConfigAT_MIPS64S
+#define C0_CONFIG_AT_MIPS64 K_ConfigAT_MIPS64
+
+#define C0_CONFIG_AR_SHF S_ConfigAR
+#define C0_CONFIG_AR_MSK M_ConfigAR
+
+#define C0_CONFIG_MT_SHF S_ConfigMT
+#define C0_CONFIG_MT_MSK M_ConfigMT
+#define C0_CONFIG_MT_NONE K_ConfigMT_NoMMU
+#define C0_CONFIG_MT_TLB K_ConfigMT_TLBMMU
+#define C0_CONFIG_MT_BAT K_ConfigMT_BATMMU
+#define C0_CONFIG_MT_NON_STD K_ConfigMT_FMMMU
+
+#define C0_CONFIG_K0_SHF S_ConfigK0
+#define C0_CONFIG_K0_MSK M_ConfigK0
+#define C0_CONFIG_K0_WTHRU_NOALLOC K_CacheAttrCWTnWA
+#define C0_CONFIG_K0_WTHRU_ALLOC K_CacheAttrCWTWA
+#define C0_CONFIG_K0_UNCACHED K_CacheAttrU
+#define C0_CONFIG_K0_NONCOHERENT K_CacheAttrCN
+#define C0_CONFIG_K0_COHERENTXCL K_CacheAttrCCE
+#define C0_CONFIG_K0_COHERENTXCLW K_CacheAttrCCS
+#define C0_CONFIG_K0_COHERENTUPD K_CacheAttrCCU
+#define C0_CONFIG_K0_UNCACHED_ACCEL K_CacheAttrUA
+
+
+/* WC field.
+ *
+ * This feature is present specifically to support configuration
+ * testing of the core in a lead vehicle, and is not supported
+ * in any other environment. Attempting to use this feature
+ * outside of the scope of a lead vehicle is a violation of the
+ * MIPS Architecture, and may cause unpredictable operation of
+ * the processor.
+ */
+#define C0_CONFIG_WC_SHF 19
+#define C0_CONFIG_WC_MSK (MSK(1) << C0_CONFIG_WC_SHF)
+#define C0_CONFIG_WC_BIT C0_CONFIG_WC_MSK
+
+
+/* C0_CONFIG1 register encoding */
+
+#define C0_CONFIG1_MMUSIZE_SHF S_Config1MMUSize
+#define C0_CONFIG1_MMUSIZE_MSK M_Config1MMUSize
+
+#define C0_CONFIG1_IS_SHF S_Config1IS
+#define C0_CONFIG1_IS_MSK M_Config1IS
+
+#define C0_CONFIG1_IL_SHF S_Config1IL
+#define C0_CONFIG1_IL_MSK M_Config1IL
+
+#define C0_CONFIG1_IA_SHF S_Config1IA
+#define C0_CONFIG1_IA_MSK M_Config1IA
+
+#define C0_CONFIG1_DS_SHF S_Config1DS
+#define C0_CONFIG1_DS_MSK M_Config1DS
+
+#define C0_CONFIG1_DL_SHF S_Config1DL
+#define C0_CONFIG1_DL_MSK M_Config1DL
+
+#define C0_CONFIG1_DA_SHF S_Config1DA
+#define C0_CONFIG1_DA_MSK M_Config1DA
+
+#define C0_CONFIG1_WR_SHF S_Config1WR
+#define C0_CONFIG1_WR_MSK M_Config1WR
+#define C0_CONFIG1_WR_BIT C0_CONFIG1_WR_MSK
+
+#define C0_CONFIG1_CA_SHF S_Config1CA
+#define C0_CONFIG1_CA_MSK M_Config1CA
+#define C0_CONFIG1_CA_BIT C0_CONFIG1_CA_MSK
+
+#define C0_CONFIG1_EP_SHF S_Config1EP
+#define C0_CONFIG1_EP_MSK M_Config1EP
+#define C0_CONFIG1_EP_BIT C0_CONFIG1_EP_MSK
+
+#define C0_CONFIG1_FP_SHF S_Config1FP
+#define C0_CONFIG1_FP_MSK M_Config1FP
+#define C0_CONFIG1_FP_BIT C0_CONFIG1_FP_MSK
+
+
+/* C0_STATUS register encoding */
+
+#define C0_STATUS_CU3_SHF S_StatusCU3
+#define C0_STATUS_CU3_MSK M_StatusCU3
+#define C0_STATUS_CU3_BIT C0_STATUS_CU3_MSK
+
+#define C0_STATUS_CU2_SHF S_StatusCU2
+#define C0_STATUS_CU2_MSK M_StatusCU2
+#define C0_STATUS_CU2_BIT C0_STATUS_CU2_MSK
+
+#define C0_STATUS_CU1_SHF S_StatusCU1
+#define C0_STATUS_CU1_MSK M_StatusCU1
+#define C0_STATUS_CU1_BIT C0_STATUS_CU1_MSK
+
+#define C0_STATUS_CU0_SHF S_StatusCU1
+#define C0_STATUS_CU0_MSK M_StatusCU1
+#define C0_STATUS_CU0_BIT C0_STATUS_CU0_MSK
+
+#define C0_STATUS_RP_SHF S_StatusRP
+#define C0_STATUS_RP_MSK M_StatusRP
+#define C0_STATUS_RP_BIT C0_STATUS_RP_MSK
+
+#define C0_STATUS_FR_SHF S_StatusFR
+#define C0_STATUS_FR_MSK M_StatusFR
+#define C0_STATUS_FR_BIT C0_STATUS_FR_MSK
+
+#define C0_STATUS_RE_SHF S_StatusRE
+#define C0_STATUS_RE_MSK M_StatusRE
+#define C0_STATUS_RE_BIT C0_STATUS_RE_MSK
+
+#define C0_STATUS_BEV_SHF S_StatusBEV
+#define C0_STATUS_BEV_MSK M_StatusBEV
+#define C0_STATUS_BEV_BIT C0_STATUS_BEV_MSK
+
+#define C0_STATUS_TS_SHF S_StatusTS
+#define C0_STATUS_TS_MSK M_StatusTS
+#define C0_STATUS_TS_BIT C0_STATUS_TS_MSK
+
+#define C0_STATUS_SR_SHF S_StatusSR
+#define C0_STATUS_SR_MSK M_StatusSR
+#define C0_STATUS_SR_BIT C0_STATUS_SR_MSK
+
+#define C0_STATUS_NMI_SHF S_StatusNMI
+#define C0_STATUS_NMI_MSK M_StatusNMI
+#define C0_STATUS_NMI_BIT C0_STATUS_NMI_MSK
+
+#define C0_STATUS_IM_SHF S_StatusIM
+#define C0_STATUS_IM_MSK M_StatusIM
+/* Note that the the definitions below indicate the interrupt number
+ * rather than the mask.
+ * (0..1 for SW interrupts and 2...7 for HW interrupts)
+ */
+#define C0_STATUS_IM_SW0 (S_StatusIM0 - S_StatusIM)
+#define C0_STATUS_IM_SW1 (S_StatusIM1 - S_StatusIM)
+#define C0_STATUS_IM_HW0 (S_StatusIM2 - S_StatusIM)
+#define C0_STATUS_IM_HW1 (S_StatusIM3 - S_StatusIM)
+#define C0_STATUS_IM_HW2 (S_StatusIM4 - S_StatusIM)
+#define C0_STATUS_IM_HW3 (S_StatusIM5 - S_StatusIM)
+#define C0_STATUS_IM_HW4 (S_StatusIM6 - S_StatusIM)
+#define C0_STATUS_IM_HW5 (S_StatusIM7 - S_StatusIM)
+
+/* Max interrupt code */
+#define C0_STATUS_IM_MAX C0_STATUS_IM_HW5
+
+#define C0_STATUS_KSU_SHF S_StatusKSU
+#define C0_STATUS_KSU_MSK M_StatusKSU
+
+#define C0_STATUS_UM_SHF S_StatusUM
+#define C0_STATUS_UM_MSK M_StatusUM
+#define C0_STATUS_UM_BIT C0_STATUS_UM_MSK
+
+#define C0_STATUS_ERL_SHF S_StatusERL
+#define C0_STATUS_ERL_MSK M_StatusERL
+#define C0_STATUS_ERL_BIT C0_STATUS_ERL_MSK
+
+#define C0_STATUS_EXL_SHF S_StatusEXL
+#define C0_STATUS_EXL_MSK M_StatusEXL
+#define C0_STATUS_EXL_BIT C0_STATUS_EXL_MSK
+
+#define C0_STATUS_IE_SHF S_StatusIE
+#define C0_STATUS_IE_MSK M_StatusIE
+#define C0_STATUS_IE_BIT C0_STATUS_IE_MSK
+
+
+/* C0_PRID register encoding */
+
+#define C0_PRID_OPT_SHF S_PRIdCoOpt
+#define C0_PRID_OPT_MSK M_PRIdCoOpt
+
+#define C0_PRID_COMP_SHF S_PRIdCoID
+#define C0_PRID_COMP_MSK M_PRIdCoID
+#define C0_PRID_COMP_MIPS K_PRIdCoID_MIPS
+#define C0_PRID_COMP_NOT_MIPS32_64 0
+
+#define C0_PRID_PRID_SHF S_PRIdImp
+#define C0_PRID_PRID_MSK M_PRIdImp
+
+/* Jade */
+#define C0_PRID_PRID_4Kc K_PRIdImp_Jade
+#define C0_PRID_PRID_4Kmp K_PRIdImp_JadeLite /* 4Km/4Kp */
+/* Emerald */
+#define C0_PRID_PRID_4KEc K_PRIdImp_4KEc
+#define C0_PRID_PRID_4KEmp K_PRIdImp_4KEmp
+/* Coral */
+#define C0_PRID_PRID_4KSc K_PRIdImp_4KSc
+/* Opal */
+#define C0_PRID_PRID_5K K_PRIdImp_Opal
+/* Ruby */
+#define C0_PRID_PRID_20Kc K_PRIdImp_Ruby
+/* Other CPUs */
+#define C0_PRID_PRID_R4000 K_PRIdImp_R4000
+#define C0_PRID_PRID_RM52XX K_PRIdImp_R5200
+#define C0_PRID_PRID_RM70XX 0x27
+
+#define C0_PRID_REV_SHF S_PRIdRev
+#define C0_PRID_REV_MSK M_PRIdRev
+
+
+#define MIPS_4Kc ( (C0_PRID_COMP_MIPS << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_4Kc << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define MIPS_4Kmp ( (C0_PRID_COMP_MIPS << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_4Kmp << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define MIPS_4KEc ( (C0_PRID_COMP_MIPS << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_4KEc << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define MIPS_4KEmp ( (C0_PRID_COMP_MIPS << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_4KEmp << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define MIPS_4KSc ( (C0_PRID_COMP_MIPS << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_4KSc << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define MIPS_5K ( (C0_PRID_COMP_MIPS << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_5K << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define MIPS_20Kc ( (C0_PRID_COMP_MIPS << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_20Kc << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define QED_RM52XX ( (C0_PRID_COMP_NOT_MIPS32_64 << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_RM52XX << \
+ C0_PRID_PRID_SHF) \
+ )
+
+#define QED_RM70XX ( (C0_PRID_COMP_NOT_MIPS32_64 << \
+ C0_PRID_COMP_SHF) | \
+ (C0_PRID_PRID_RM70XX << \
+ C0_PRID_PRID_SHF) \
+ )
+
+/* C0_ENTRYHI register encoding */
+
+#define C0_ENTRYHI_VPN2_SHF S_EntryHiVPN2
+#define C0_ENTRYHI_VPN2_MSK M_EntryHiVPN2
+
+#define C0_ENTRYHI_ASID_SHF S_EntryHiASID
+#define C0_ENTRYHI_ASID_MSK M_EntryHiASID
+
+
+/* C0_CAUSE register encoding */
+
+#define C0_CAUSE_BD_SHF S_CauseBD
+#define C0_CAUSE_BD_MSK M_CauseBD
+#define C0_CAUSE_BD_BIT C0_CAUSE_BD_MSK
+
+#define C0_CAUSE_CE_SHF S_CauseCE
+#define C0_CAUSE_CE_MSK M_CauseCE
+
+#define C0_CAUSE_IV_SHF S_CauseIV
+#define C0_CAUSE_IV_MSK M_CauseIV
+#define C0_CAUSE_IV_BIT C0_CAUSE_IV_MSK
+
+#define C0_CAUSE_WP_SHF S_CauseWP
+#define C0_CAUSE_WP_MSK M_CauseWP
+#define C0_CAUSE_WP_BIT C0_CAUSE_WP_MSK
+
+#define C0_CAUSE_IP_SHF S_CauseIP
+#define C0_CAUSE_IP_MSK M_CauseIP
+
+#define C0_CAUSE_CODE_SHF S_CauseExcCode
+#define C0_CAUSE_CODE_MSK M_CauseExcCode
+
+#define C0_CAUSE_CODE_INT EX_INT
+#define C0_CAUSE_CODE_MOD EX_MOD
+#define C0_CAUSE_CODE_TLBL EX_TLBL
+#define C0_CAUSE_CODE_TLBS EX_TLBS
+#define C0_CAUSE_CODE_ADEL EX_ADEL
+#define C0_CAUSE_CODE_ADES EX_ADES
+#define C0_CAUSE_CODE_IBE EX_IBE
+#define C0_CAUSE_CODE_DBE EX_DBE
+#define C0_CAUSE_CODE_SYS EX_SYS
+#define C0_CAUSE_CODE_BP EX_BP
+#define C0_CAUSE_CODE_RI EX_RI
+#define C0_CAUSE_CODE_CPU EX_CPU
+#define C0_CAUSE_CODE_OV EX_OV
+#define C0_CAUSE_CODE_TR EV_TR
+#define C0_CAUSE_CODE_FPE EX_FPE
+#define C0_CAUSE_CODE_WATCH EX_WATCH
+#define C0_CAUSE_CODE_MCHECK EX_MCHECK
+
+/* Max cause code */
+#define C0_CAUSE_CODE_MAX EX_MCHECK
+
+
+/* C0_PAGEMASK register encoding */
+#define C0_PAGEMASK_MASK_SHF S_PageMaskMask
+#define C0_PAGEMASK_MASK_MSK M_PageMaskMask
+#define C0_PAGEMASK_MASK_4K K_PageMask4K
+#define C0_PAGEMASK_MASK_16K K_PageMask16K
+#define C0_PAGEMASK_MASK_64K K_PageMask64K
+#define C0_PAGEMASK_MASK_256K K_PageMask256K
+#define C0_PAGEMASK_MASK_1M K_PageMask1M
+#define C0_PAGEMASK_MASK_4M K_PageMask4M
+#define C0_PAGEMASK_MASK_16M K_PageMask16M
+
+
+/* C0_ENTRYLO0 register encoding (equiv. to C0_ENTRYLO1) */
+#define C0_ENTRYLO0_PFN_SHF S_EntryLoPFN
+#define C0_ENTRYLO0_PFN_MSK M_EntryLoPFN
+
+#define C0_ENTRYLO0_C_SHF S_EntryLoC
+#define C0_ENTRYLO0_C_MSK M_EntryLoC
+
+#define C0_ENTRYLO0_D_SHF S_EntryLoD
+#define C0_ENTRYLO0_D_MSK M_EntryLoD
+
+#define C0_ENTRYLO0_V_SHF S_EntryLoV
+#define C0_ENTRYLO0_V_MSK M_EntryLoV
+
+#define C0_ENTRYLO0_G_SHF S_EntryLoG
+#define C0_ENTRYLO0_G_MSK M_EntryLoG
+
+
+/* FPU (CP1) FIR register encoding */
+#define C1_FIR_3D_SHF S_FIRConfig3D
+#define C1_FIR_3D_MSK M_FIRConfig3D
+
+#define C1_FIR_PS_SHF S_FIRConfigPS
+#define C1_FIR_PS_MSK M_FIRConfigPS
+
+#define C1_FIR_D_SHF S_FIRConfigD
+#define C1_FIR_D_MSK M_FIRConfigD
+
+#define C1_FIR_S_SHF S_FIRConfigS
+#define C1_FIR_S_MSK M_FIRConfigS
+
+#define C1_FIR_PRID_SHF S_FIRImp
+#define C1_FIR_PRID_MSK M_FIRImp
+
+#define C1_FIR_REV_SHF S_FIRRev
+#define C1_FIR_REV_MSK M_FIRRev
+
+
+/* FPU (CP1) FCSR control/status register */
+#define C1_FCSR_FCC_SHF S_FCSRFCC7_1
+#define C1_FCSR_FCC_MSK M_FCSRFCC7_1
+
+#define C1_FCSR_FS_SHF S_FCSRFS
+#define C1_FCSR_FS_MSK M_FCSRFS
+#define C1_FCSR_FS_BIT C1_FCSR_FS_MSK
+
+#define C1_FCSR_CC_SHF S_FCSRCC
+#define C1_FCSR_CC_MSK M_FCSRCC
+
+#define C1_FCSR_IMPL_SHF S_FCSRImpl
+#define C1_FCSR_IMPL_MSK M_FCSRImpl
+
+#define C1_FCSR_EXC_SHF S_FCSRExc
+#define C1_FCSR_EXC_MSK M_FCSRExc
+
+#define C1_FCSR_ENA_SHF S_FCSREna
+#define C1_FCSR_ENA_MSK M_FCSREna
+
+#define C1_FCSR_FLG_SHF S_FCSRFlg
+#define C1_FCSR_FLG_MSK M_FCSRFlg
+
+#define C1_FCSR_RM_SHF S_FCSRRM
+#define C1_FCSR_RM_MSK M_FCSRRM
+#define C1_FCSR_RM_RN K_FCSRRM_RN
+#define C1_FCSR_RM_RZ K_FCSRRM_RZ
+#define C1_FCSR_RM_RP K_FCSRRM_RP
+#define C1_FCSR_RM_RM K_FCSRRM_RM
+
+
+
+/* cache operations */
+
+#define CACHE_OP( code, type ) ( ((code) << 2) | (type) )
+
+#define ICACHE_INDEX_INVALIDATE CACHE_OP(0x0, 0)
+#define ICACHE_INDEX_LOAD_TAG CACHE_OP(0x1, 0)
+#define ICACHE_INDEX_STORE_TAG CACHE_OP(0x2, 0)
+#define DCACHE_INDEX_WRITEBACK_INVALIDATE CACHE_OP(0x0, 1)
+#define DCACHE_INDEX_LOAD_TAG CACHE_OP(0x1, 1)
+#define DCACHE_INDEX_STORE_TAG CACHE_OP(0x2, 1)
+#define SCACHE_INDEX_STORE_TAG CACHE_OP(0x2, 3)
+
+#define ICACHE_ADDR_HIT_INVALIDATE CACHE_OP(0x4, 0)
+#define ICACHE_ADDR_FILL CACHE_OP(0x5, 0)
+#define ICACHE_ADDR_FETCH_LOCK CACHE_OP(0x7, 0)
+#define DCACHE_ADDR_HIT_INVALIDATE CACHE_OP(0x4, 1)
+#define DCACHE_ADDR_HIT_WRITEBACK_INVALIDATE CACHE_OP(0x5, 1)
+#define DCACHE_ADDR_HIT_WRITEBACK CACHE_OP(0x6, 1)
+#define DCACHE_ADDR_FETCH_LOCK CACHE_OP(0x7, 1)
+
+#define SCACHE_ADDR_HIT_WRITEBACK_INVALIDATE CACHE_OP(0x5, 3)
+
+/* Workaround for bug in early revisions of MIPS 4K family of
+ * processors. Only relevant in early engineering samples of test
+ * chips (RTL revision <= 3.0).
+ *
+ * The bug is described in :
+ *
+ * MIPS32 4K(tm) Processor Core Family RTL Errata Sheet
+ * MIPS Document No: MD00003
+ *
+ * The bug is identified as : C16
+ */
+#ifndef SET_MIPS0
+#define SET_MIPS0()
+#define SET_PUSH()
+#define SET_POP()
+#endif
+#define ICACHE_INVALIDATE_WORKAROUND(reg) \
+SET_PUSH(); \
+SET_MIPS0(); \
+ la reg, 999f; \
+SET_POP(); \
+ cache ICACHE_ADDR_FILL, 0(reg); \
+ sync; \
+ nop; nop; nop; nop; \
+999:
+
+/* EMPTY_PIPELINE is used for the below cache invalidation operations.
+ * When $I is invalidated, there will still be operations in the
+ * pipeline. We make sure these are 'nop' operations.
+ */
+#define EMPTY_PIPELINE nop; nop; nop; nop
+
+#define ICACHE_INDEX_INVALIDATE_OP(index,scratch) \
+ ICACHE_INVALIDATE_WORKAROUND(scratch); \
+ cache ICACHE_INDEX_INVALIDATE, 0(index); \
+ EMPTY_PIPELINE
+
+#define ICACHE_ADDR_INVALIDATE_OP(addr,scratch) \
+ ICACHE_INVALIDATE_WORKAROUND(scratch); \
+ cache ICACHE_ADDR_HIT_INVALIDATE, 0(addr); \
+ EMPTY_PIPELINE
+
+/* The sync used in the below macro is there in case we are installing
+ * a new instruction (flush $D, sync, invalidate $I sequence).
+ */
+#define SCACHE_ADDR_HIT_WB_INVALIDATE_OP(reg) \
+ cache SCACHE_ADDR_HIT_WRITEBACK_INVALIDATE, 0(reg); \
+ sync; \
+ EMPTY_PIPELINE
+
+/* Config1 cache field decoding */
+#define CACHE_CALC_SPW(s) ( 64 << (s) )
+#define CACHE_CALC_LS(l) ( (l) ? 2 << (l) : 0 )
+#define CACHE_CALC_BPW(l,s) ( CACHE_CALC_LS(l) * CACHE_CALC_SPW(s) )
+#define CACHE_CALC_ASSOC(a) ( (a) + 1 )
+
+
+/**** Move from/to Coprocessor operations ****/
+
+/* We use ssnop instead of nop operations in order to handle
+ * superscalar CPUs.
+ * The "sll zero,zero,1" notation is compiler backwards compatible.
+ */
+#define SSNOP sll zero,zero,1
+#define NOPS SSNOP; SSNOP; SSNOP; SSNOP
+
+#define MFLO(dst) \
+ mflo dst;\
+ NOPS
+
+/* Workaround for bug in early revisions of MIPS 4K family of
+ * processors.
+ *
+ * This concerns the nop instruction before mtc0 in the
+ * MTC0 macro below.
+ *
+ * The bug is described in :
+ *
+ * MIPS32 4K(tm) Processor Core Family RTL Errata Sheet
+ * MIPS Document No: MD00003
+ *
+ * The bug is identified as : C27
+ */
+
+#define MTC0(src, dst) \
+ nop; \
+ mtc0 src,dst;\
+ NOPS
+
+#define DMTC0(src, dst) \
+ nop; \
+ dmtc0 src,dst;\
+ NOPS
+
+#define MFC0(dst, src) \
+ mfc0 dst,src;\
+ NOPS
+
+#define DMFC0(dst, src) \
+ dmfc0 dst,src;\
+ NOPS
+
+#define MFC0_SEL_OPCODE(dst, src, sel)\
+ .##word (0x40000000 | ((dst)<<16) | ((src)<<11) | (sel));\
+ NOPS
+
+#define MTC0_SEL_OPCODE(dst, src, sel)\
+ .##word (0x40800000 | ((dst)<<16) | ((src)<<11) | (sel));\
+ NOPS
+
+#define LDC1(dst, src, offs)\
+ .##word (0xd4000000 | ((src)<<21) | ((dst)<<16) | (offs))
+
+#define SDC1(src, dst, offs)\
+ .##word (0xf4000000 | ((dst)<<21) | ((src)<<16) | (offs))
+
+
+/* Instruction opcode fields */
+#define OPC_SPECIAL 0x0
+#define OPC_REGIM 0x1
+#define OPC_J 0x2
+#define OPC_JAL 0x3
+#define OPC_BEQ 0x4
+#define OPC_BNE 0x5
+#define OPC_BLEZ 0x6
+#define OPC_BGTZ 0x7
+#define OPC_COP1 0x11
+#define OPC_JALX 0x1D
+#define OPC_BEQL 0x14
+#define OPC_BNEL 0x15
+#define OPC_BLEZL 0x16
+#define OPC_BGTZL 0x17
+
+/* Instruction function fields */
+#define FUNC_JR 0x8
+#define FUNC_JALR 0x9
+
+/* Instruction rt fields */
+#define RT_BLTZ 0x0
+#define RT_BGEZ 0x1
+#define RT_BLTZL 0x2
+#define RT_BGEZL 0x3
+#define RT_BLTZAL 0x10
+#define RT_BGEZAL 0x11
+#define RT_BLTZALL 0x12
+#define RT_BGEZALL 0x13
+
+/* Instruction rs fields */
+#define RS_BC1 0x08
+
+/* Access macros for instruction fields */
+#define MIPS_OPCODE( instr) ((instr) >> 26)
+#define MIPS_FUNCTION(instr) ((instr) & MSK(6))
+#define MIPS_RT(instr) (((instr) >> 16) & MSK(5))
+#define MIPS_RS(instr) (((instr) >> 21) & MSK(5))
+#define MIPS_OFFSET(instr) ((instr) & 0xFFFF)
+#define MIPS_TARGET(instr) ((instr) & MSK(26))
+
+/* Instructions */
+#define OPCODE_DERET 0x4200001f
+#define OPCODE_BREAK 0x0005000d
+#define OPCODE_NOP 0
+#define OPCODE_JUMP(addr) ( (OPC_J << 26) | (((addr) >> 2) & 0x3FFFFFF) )
+
+#define DERET .##word OPCODE_DERET
+
+/* MIPS16e opcodes and instruction field access macros */
+
+#define MIPS16E_OPCODE(inst) (((inst) >> 11) & 0x1f)
+#define MIPS16E_I8_FUNCTION(inst) (((inst) >> 8) & 0x7)
+#define MIPS16E_X(inst) (((inst) >> 26) & 0x1)
+#define MIPS16E_RR_FUNCTION(inst) (((inst) >> 0) & 0x1f)
+#define MIPS16E_RY(inst) (((inst) >> 5) & 0x3)
+#define MIPS16E_OPC_EXTEND 0x1e
+#define MIPS16E_OPC_JAL_X 0x03
+#define MIPS16E_OPC_B 0x02
+#define MIPS16E_OPC_BEQZ 0x04
+#define MIPS16E_OPC_BNEZ 0x05
+#define MIPS16E_OPC_I8 0x0c
+#define MIPS16E_I8_FUNC_BTEQZ 0x00
+#define MIPS16E_I8_FUNC_BTNEZ 0x01
+#define MIPS16E_X_JALX 0x01
+#define MIPS16E_OPC_RR 0x1d
+#define MIPS16E_RR_FUNC_JALRC 0x00
+#define MIPS16E_RR_RY_JRRX 0x00
+#define MIPS16E_RR_RY_JRRA 0x01
+#define MIPS16E_RR_RY_JALR 0x02
+#define MIPS16E_RR_RY_JRCRX 0x04
+#define MIPS16E_RR_RY_JRCRA 0x05
+#define MIPS16E_RR_RY_JALRC 0x06
+
+#define MIPS16E_OPCODE_BREAK 0xE805
+#define MIPS16E_OPCODE_NOP 0x6500
+
+/* MIPS reset vector */
+#define MIPS_RESET_VECTOR 0x1fc00000
+
+/* Clock periods per count register increment */
+#define MIPS4K_COUNT_CLK_PER_CYCLE 2
+#define MIPS5K_COUNT_CLK_PER_CYCLE 2
+#define MIPS20Kc_COUNT_CLK_PER_CYCLE 1
+
+
+/**** MIPS 4K/5K families specific fields of CONFIG register ****/
+
+#define C0_CONFIG_MIPS4K5K_K23_SHF S_ConfigK23
+#define C0_CONFIG_MIPS4K5K_K23_MSK (MSK(3) << C0_CONFIG_MIPS4K5K_K23_SHF)
+
+#define C0_CONFIG_MIPS4K5K_KU_SHF S_ConfigKU
+#define C0_CONFIG_MIPS4K5K_KU_MSK (MSK(3) << C0_CONFIG_MIPS4K5K_KU_SHF)
+
+
+/**** MIPS 20Kc specific fields of CONFIG register ****/
+
+#define C0_CONFIG_MIPS20KC_EC_SHF 28
+#define C0_CONFIG_MIPS20KC_EC_MSK (MSK(3) << C0_CONFIG_MIPS20KC_EC_SHF)
+
+#define C0_CONFIG_MIPS20KC_DD_SHF 27
+#define C0_CONFIG_MIPS20KC_DD_MSK (MSK(1) << C0_CONFIG_MIPS20KC_DD_SHF)
+#define C0_CONFIG_MIPS20KC_DD_BIT C0_CONFIG_MIPS20KC_DD_MSK
+
+#define C0_CONFIG_MIPS20KC_LP_SHF 26
+#define C0_CONFIG_MIPS20KC_LP_MSK (MSK(1) << C0_CONFIG_MIPS20KC_LP_SHF)
+#define C0_CONFIG_MIPS20KC_LP_BIT C0_CONFIG_MIPS20KC_LP_MSK
+
+#define C0_CONFIG_MIPS20KC_SP_SHF 25
+#define C0_CONFIG_MIPS20KC_SP_MSK (MSK(1) << C0_CONFIG_MIPS20KC_SP_SHF)
+#define C0_CONFIG_MIPS20KC_SP_BIT C0_CONFIG_MIPS20KC_SP_MSK
+
+#define C0_CONFIG_MIPS20KC_TI_SHF 24
+#define C0_CONFIG_MIPS20KC_TI_MSK (MSK(1) << C0_CONFIG_MIPS20KC_TI_SHF)
+#define C0_CONFIG_MIPS20KC_TI_BIT C0_CONFIG_MIPS20KC_TI_MSK
+
+
+/* ********************************************************************* */
+/* Interface function definition */
+
+
+/* ********************************************************************* */
+
+#endif /* #ifndef __MIPS_H__ */
diff --git a/utils/atj2137/adfuload/test_binary/lcm/rockboxlogo.240x74x16.c b/utils/atj2137/adfuload/test_binary/lcm/rockboxlogo.240x74x16.c
new file mode 100644
index 0000000000..55abfbd6f4
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/rockboxlogo.240x74x16.c
@@ -0,0 +1,1853 @@
+const unsigned short rockboxlogo[] = {
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x2900, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0,
+0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x49c0, 0x1880, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x9ba0, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x7ae0, 0xd4e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x41a0,
+0x49c0, 0x7ae0, 0xc480, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xed80, 0xac00, 0x8300, 0x6a80, 0x6a60, 0x7b00, 0xac00,
+0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3940, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xeda0, 0x28e0, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xa3c0, 0x8300,
+0x1880, 0x7ae0, 0x8300, 0x8300, 0x8300, 0x8300, 0x8300, 0x8300, 0x8300, 0x8300,
+0x8300, 0x8300, 0x8300, 0x8300, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0,
+0xdd20, 0xa3e0, 0x5a00, 0x2900, 0x9ba0, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xccc0, 0x51e0, 0x2900, 0x72a0, 0xa3c0, 0xbc60, 0xbc60, 0xa3e0, 0x7ac0,
+0x3940, 0x3120, 0x8b20, 0xed60, 0xfe00, 0xed60, 0x6aa0, 0x6aa0, 0x6aa0, 0x6aa0,
+0x6aa0, 0x6aa0, 0x6aa0, 0x6aa0, 0x6aa0, 0x6aa0, 0x1080, 0x6a60, 0x8320, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xa3c0, 0x6aa0, 0x6aa0, 0x6aa0, 0x6aa0, 0x6aa0, 0x6aa0,
+0x6aa0, 0x6aa0, 0x49c0, 0x2900, 0x6aa0, 0xbc40, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xc480, 0xac00,
+0x20c0, 0xa3e0, 0xac00, 0xac00, 0xac00, 0xac00, 0xac00, 0xac00, 0xac00, 0xac00,
+0xac00, 0xac00, 0xac00, 0xac00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xe540, 0xb420, 0x9380, 0x9380,
+0xac00, 0xe540, 0xfe00, 0xed60, 0x6a80, 0x3140, 0xd4e0, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfdc0,
+0x6a80, 0x3940, 0xc480, 0xfe00, 0xfdc0, 0xc4a0, 0x9ba0, 0x9380, 0x9bc0, 0xc480,
+0xf5a0, 0xe560, 0x8b40, 0x2900, 0x6260, 0xbc60, 0x3940, 0xbc40, 0xbc40, 0xbc40,
+0xbc40, 0xbc40, 0xbc40, 0xbc40, 0xbc40, 0xbc40, 0x20e0, 0xac00, 0xc480, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xd4e0, 0xbc40, 0xbc40, 0xbc40, 0xbc40, 0xbc40, 0xbc40,
+0xbc40, 0xb440, 0x1080, 0xb420, 0xbc40, 0xdd20, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0xe540, 0xb440, 0xb440, 0xb440, 0xb440, 0xb440, 0xb440, 0xb440,
+0xb440, 0xb440, 0xb440, 0xb440, 0xb440, 0xc480, 0xdd20, 0xfde0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xac00, 0x3140, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x3120, 0xabe0, 0xfde0, 0xcca0, 0x2900, 0xac00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5a0, 0x4180,
+0x8300, 0xfde0, 0xed60, 0x72a0, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0020, 0x49e0, 0xbc60, 0xfde0, 0xabe0, 0x20e0, 0x49c0, 0xfe00, 0xc480, 0xb440,
+0xb440, 0xb440, 0xb440, 0xb440, 0xb440, 0xfde0, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xd500, 0xb440, 0xb440, 0xb440, 0xb440, 0xb440,
+0xb440, 0x8b20, 0x6240, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0840, 0x5200, 0xccc0,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xed80, 0x49a0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x41a0, 0xed80, 0xed80, 0x3940, 0xa3c0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0x3960, 0x9ba0,
+0xfe00, 0xac00, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x49c0, 0xe560, 0xf5c0, 0xac00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xccc0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xe560, 0x20e0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x20e0, 0xe540, 0xf5a0, 0x3120, 0xbc60,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x6240, 0x8320, 0xfe00,
+0x9360, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x1080, 0xc4a0, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xccc0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x3940, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x9ba0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xf5c0, 0x2920, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2900, 0xf5a0, 0xe540, 0x28e0,
+0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xac00, 0x49a0, 0xfde0, 0xa3c0,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0820, 0xb420, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x6260, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xa3e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0020, 0xd4e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x6240, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6240, 0xfe00, 0xa3c0,
+0x6240, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5a0, 0x28e0, 0xe540, 0xd500, 0x0820,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xf5a0, 0x0840, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x1880, 0xfdc0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x4180, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xbc80,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xbc60, 0xfde0,
+0x3120, 0xdd20, 0xfe00, 0xfe00, 0xfe00, 0x8300, 0x8320, 0xfde0, 0x3960, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9ba0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x7ae0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xc4a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x3120,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2900, 0xfde0,
+0xa3e0, 0x6a80, 0xfe00, 0xfe00, 0xf5a0, 0x20e0, 0xf5c0, 0xac00, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x3120, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0020,
+0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x3120, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x5a20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xb420, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xac00,
+0xfde0, 0x20e0, 0xf5a0, 0xfe00, 0x8b40, 0x8320, 0xfde0, 0x2900, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0xccc0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x5200,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x8b40, 0xfde0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x1060, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0x4180, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3960,
+0xfe00, 0x7ac0, 0x9ba0, 0xfe00, 0x2900, 0xed60, 0xbc60, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xfe00, 0x6a60, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xc480,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0xccc0, 0xfe00, 0xfe00, 0xdd20, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1060, 0x5200, 0x5a00,
+0x1080, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0xd500, 0xdd00, 0x3980, 0xcca0, 0x49c0, 0xfe00, 0x5200, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1080, 0x2900, 0x0840,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0xf5c0, 0x0840, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3960,
+0x72c0, 0x72c0, 0x72a0, 0x6260, 0x4180, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x9b80, 0xfe00, 0xfe00, 0x8320, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6240, 0xf5a0, 0xfe00, 0xfe00,
+0xf5c0, 0x6260, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x7ae0, 0xfe00, 0x3120, 0x5a20, 0xa3c0, 0xf5a0, 0x0820, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2900, 0xbc60, 0xfde0, 0xfe00, 0xfde0,
+0x9ba0, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0x9ba0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x9ba0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6a80,
+0xd4e0, 0xd4e0, 0xd4e0, 0xe540, 0xfde0, 0xcca0, 0x1060, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x72a0, 0xfe00, 0xfe00, 0x3120, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x51e0, 0xfde0, 0xfe00, 0x4180, 0x6260,
+0xe560, 0xfe00, 0x5a20, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x2900, 0xfe00, 0x8300, 0x0000, 0xed80, 0xac00, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x3960, 0xf5a0, 0xfe00, 0xfde0, 0xf5c0, 0xfe00,
+0xfe00, 0xdd20, 0x20c0, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xfe00,
+0x3940, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1060, 0xf5c0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2900,
+0x5200, 0x5200, 0x5200, 0x4180, 0x3120, 0xdd40, 0xac20, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x5a00, 0xfe00, 0xed80, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0840, 0xed60, 0xfe00, 0xfe00, 0x20e0, 0xabe0,
+0x2900, 0xe540, 0xed80, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xe540, 0xccc0, 0x3960, 0xfe00, 0x6240, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x1080, 0xed60, 0xfe00, 0xb420, 0x28e0, 0xb420, 0xfe00,
+0xfe00, 0xfe00, 0xdd40, 0x1880, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0xd4e0,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6240, 0xdd20, 0xdd20,
+0xdd20, 0xdd20, 0xdd20, 0xdd20, 0xdd20, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xbc40, 0x41a0, 0xfde0, 0x20c0, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x49a0, 0xfe00, 0xac00, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x7ae0, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xb440, 0x41a0, 0xfe00, 0x7ae0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xa3c0, 0xfe00, 0xfe00, 0xfe00, 0x20c0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x9ba0, 0xfe00, 0xccc0, 0x2900, 0xe560, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xc480, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xfe00, 0x6a80,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3140, 0xe560, 0x5a20, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x3960, 0xfe00, 0x72a0, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0xe540, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0x41a0, 0xccc0, 0xe540, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x6a80, 0xfe00, 0xfe00, 0xe560, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x18a0, 0xfde0, 0xfde0, 0x3940, 0xccc0, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x8300, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xf5c0, 0x1060,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2125, 0x9d56, 0x9d56, 0x9d56, 0x9d56,
+0x9d56, 0x9d57, 0x9d56, 0x8cb3, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xeda0, 0xed80, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x6260, 0xbc60, 0x7b00, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x3960, 0xfe00, 0x4180, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xac00, 0x6a60, 0xfe00, 0x3140, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x3140, 0xfe00, 0xfe00, 0xb420, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8300, 0xfe00, 0xbc80, 0x51e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x2900, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0xa3c0, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0x9d98, 0x9d98, 0x9d98, 0x9d98,
+0x9d98, 0x9d78, 0x9d98, 0x84b4, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xccc0, 0x0820, 0x0000, 0x3960, 0xccc0, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x7ae0, 0xabe0, 0x8b40, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x4180, 0xfe00, 0x1060, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x72c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xf5c0, 0x20e0, 0xfde0, 0x7ae0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0840, 0xfde0, 0xfe00, 0x8320, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xd4e0, 0xfe00, 0x6240, 0xb440, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xc4a0, 0x5200, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xf5a0, 0x3960, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0xa5d8, 0xa5d9, 0xa5d9, 0xadd9,
+0xa5d9, 0xa5b9, 0xa5b9, 0x9d35, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xa3e0, 0x0000, 0xa3c0, 0x5a20, 0x0020, 0xac00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x8300, 0xa3e0, 0x9360, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x49c0, 0xed80, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xac00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0x4180, 0xdd20, 0xb440, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xe540, 0xfe00, 0x5a20, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x18a0, 0xfe00, 0xfde0, 0x20e0, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0xcca0, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0xa5d9, 0xa5d9, 0xa5d9, 0xa5d9,
+0xa5d9, 0xa5d9, 0xa5b9, 0x9515, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xed80, 0x0840, 0x8b20, 0xfe00, 0x7ac0, 0x0820,
+0xd4e0, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x72c0, 0xb420, 0x8320, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x5a00, 0xcca0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xdd20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0x7ac0, 0xabe0, 0xe560, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xbc80, 0xfe00, 0x3940, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x5200, 0xfe00, 0xd4e0, 0x49c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0x6240, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0x9d78, 0x9d98, 0x9d98, 0x9d98,
+0x9d98, 0x9d98, 0x9d98, 0x8cd4, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0x9360, 0x1060, 0xe560, 0xfde0, 0x18a0,
+0x49e0, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x5a00, 0xccc0, 0x6a80, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x72a0, 0xac00, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0820, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xa3e0, 0x7ae0, 0xfe00, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xa3c0, 0xfe00, 0x1880, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x8320, 0xfe00, 0x9ba0, 0x8320, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0x0840, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0840, 0x2945, 0xadf9, 0xadf9, 0xae19, 0xae19,
+0xae19, 0xae1a, 0xadf9, 0x9d36, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x3960, 0x5a20, 0xfe00, 0x72c0,
+0x0020, 0xf5c0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x20e0, 0xf5c0, 0x4180, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x8b60, 0x9360, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x28e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xccc0, 0x5a00, 0xfe00, 0x3140, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8b20, 0xfde0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xb420, 0xfe00, 0x6a80, 0xb420, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x3120, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x6260, 0x2145, 0xadf9, 0xadf9, 0xadf9, 0xadf9,
+0xadf9, 0xadf9, 0xadf9, 0x9d35, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xd4e0, 0x0000, 0xccc0, 0x8320,
+0x0000, 0xdd20, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xa3e0, 0x6240, 0xed80, 0x0020, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0xb440, 0x7ae0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x41a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xed60, 0x3960, 0xfe00, 0x51e0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x72a0, 0xed60, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xd4e0, 0xfe00, 0x49a0, 0xdd20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x2900, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x49a0, 0x8b40, 0x2945, 0xadf9, 0xadf9, 0xadf9, 0xadf9,
+0xadf9, 0xae19, 0xadf9, 0x9d36, 0x0000, 0xe560, 0xfe00, 0xfe00, 0xeda0, 0xc4a0,
+0xac00, 0x9bc0, 0xa3c0, 0xb420, 0xd500, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0xccc0, 0xb420, 0xa3c0, 0xa3c0,
+0xac00, 0xccc0, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xe540, 0xa3e0, 0xa3e0, 0xa3e0, 0xa3e0, 0xa3e0,
+0xa3e0, 0xa3e0, 0xa3e0, 0xa3e0, 0xa3e0, 0xa3e0, 0xa3e0, 0xa3e0, 0xed80, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x5a20, 0x49a0, 0x5200,
+0x0000, 0xed80, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xfde0, 0x9360, 0x9360, 0x6a80, 0x2900, 0xe560, 0x7ae0, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0xed60, 0x6a80, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x5a20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xfde0, 0x28e0, 0xfe00, 0x6260, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x6240, 0xd500, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xed80, 0xfe00, 0x2900, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xcca0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xb440, 0x8b40, 0x2965, 0xb61a, 0xae19, 0xadf9, 0xae19,
+0xb61a, 0xae19, 0xadf9, 0x9d56, 0x0000, 0xc4a0, 0x7ae0, 0x2900, 0x0000, 0x0000,
+0x0861, 0x10c3, 0x10a3, 0x0041, 0x0000, 0x0840, 0x51e0, 0xac00, 0xfde0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xed60, 0x8b40, 0x3960, 0x0020, 0x0000, 0x0841, 0x18c3, 0x18c3,
+0x0861, 0x0000, 0x0020, 0x3940, 0x8b20, 0x6260, 0x5a20, 0x5a20, 0x5a20, 0x5a20,
+0x5a20, 0x5a20, 0x5a20, 0x5a20, 0x5a20, 0x5a20, 0x5a20, 0x9b80, 0xfe00, 0xfe00,
+0xfe00, 0xfde0, 0xb440, 0xb420, 0x8320, 0x51e0, 0x51e0, 0x51e0, 0x51e0, 0x51e0,
+0x51e0, 0x51e0, 0x51e0, 0x51e0, 0x51e0, 0x51e0, 0x8300, 0x8320, 0xfde0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xdd20, 0x0000, 0x0820,
+0x3120, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x18a0, 0x9380, 0xb440, 0xf5c0, 0xc480, 0x0820, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x2900, 0xfe00, 0x5a20, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x6a80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00, 0x72c0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x51e0, 0xcca0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xfde0, 0xfe00, 0x20e0, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xe560, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6240, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x20e0, 0xfde0, 0x8b40, 0x2145, 0xae1a, 0xb619, 0xadf9, 0xadf9,
+0xae19, 0xadf9, 0xadf9, 0x9d36, 0x0000, 0x0000, 0x2104, 0x5b2d, 0x8494, 0x8cf6,
+0x7c95, 0x8d57, 0x9558, 0x8d37, 0x84b5, 0x6baf, 0x3a09, 0x0841, 0x18a0, 0x9ba0,
+0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xe560, 0x6260, 0x0020, 0x10c3, 0x4acb, 0x7c52, 0xa598, 0xa5b8, 0xadf9, 0xb61a,
+0xadf9, 0x9d77, 0x8493, 0x5b0c, 0x10c3, 0x0000, 0x0000, 0x31a7, 0x4aab, 0x4aab,
+0x4aab, 0x4aab, 0x4a8b, 0x4a8a, 0x4a8b, 0x52ab, 0x4249, 0x0020, 0xdd00, 0xfe00,
+0xfe00, 0xa3c0, 0xa3e0, 0x8b40, 0x0000, 0x4a8a, 0x4a8b, 0x52ab, 0x4a8b, 0x4aab,
+0x4a8b, 0x4a8a, 0x52ab, 0x4a6a, 0x2965, 0x0000, 0x8300, 0xd4e0, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+0x9360, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6260,
+0xbc60, 0x20e0, 0xbc60, 0xa3c0, 0x6240, 0x0020, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x7ac0, 0xfe00, 0x51e0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x7ac0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfde0, 0x8300, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x49c0, 0xbc60, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0840, 0xfe00, 0xfde0, 0x28e0, 0xfe00, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0840, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8b60, 0xfe00, 0x8b40, 0x2145, 0xae19, 0xae19, 0xae1a, 0xb61a,
+0xae19, 0xadf9, 0xadf9, 0x9d56, 0x10c3, 0x7c32, 0xadf9, 0xadf9, 0xadd9, 0x9537,
+0x7c95, 0x8d37, 0x9578, 0x8d37, 0x8d37, 0x9d56, 0xa5b8, 0xb639, 0x52ec, 0x0841,
+0x3960, 0xe540, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x9b80,
+0x0840, 0x2125, 0x7c31, 0xa5d9, 0xadd9, 0xadf9, 0xa5d9, 0xadf9, 0xadf9, 0xadf9,
+0xa5d9, 0xa5b9, 0xadf9, 0xc65a, 0x9d77, 0x9cf4, 0x2965, 0x2945, 0xbe5a, 0xbe5b,
+0xc67b, 0xc67b, 0xbe5a, 0xbe5a, 0xbe3a, 0xcebb, 0xc69b, 0x31a7, 0x4180, 0xfde0,
+0xe560, 0x9ba0, 0x8b20, 0x2900, 0x4a6a, 0xbe7a, 0xbe5a, 0xc67b, 0xbe7a, 0xbe5a,
+0xbe5b, 0xb63a, 0xc69b, 0xa5b8, 0x18c3, 0x6240, 0x9360, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x4180, 0x0000,
+0xccc0, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xd500, 0xfe00, 0x49c0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8300, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x2900, 0xfde0, 0x8b40, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x4180, 0xb440, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x1080, 0xfe00, 0xf5a0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xc4a0, 0xfe00, 0x8b40, 0x2945, 0xadf9, 0xadf9, 0xae1a, 0xb61a,
+0xb619, 0xae19, 0xadf9, 0xa5b8, 0x9d57, 0xadf9, 0xadf9, 0xadf9, 0xadd9, 0x9537,
+0x7c95, 0x8d37, 0x9578, 0x8d37, 0x9557, 0x9556, 0xa5b8, 0xc69b, 0xadf9, 0x9536,
+0x2986, 0x1060, 0xc4a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0x5a20, 0x0021,
+0x636e, 0xa5d9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xa5d9, 0xa5d9, 0xadf9, 0xadf9,
+0xadf9, 0xa5d9, 0xa5b9, 0xbe7a, 0x9d98, 0xd6fc, 0xbe5a, 0x73f0, 0x7c10, 0xbe5b,
+0xc67b, 0xc67b, 0xbe5a, 0xc67b, 0xbe5a, 0xcebb, 0xc69b, 0x9d36, 0x0020, 0xa3e0,
+0x8b40, 0x9380, 0x72c0, 0x0882, 0xadd8, 0xbe7b, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a,
+0xbe5b, 0xb63a, 0xce9b, 0x52cc, 0x18a0, 0x8320, 0xf5a0, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xed80, 0x0000, 0x0000,
+0x6a80, 0xfe00, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x49c0, 0xfe00, 0xfe00, 0x49a0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8320, 0xfe00, 0xfe00, 0xfdc0, 0xed80, 0xed80, 0x20c0, 0xed80,
+0xed80, 0xed80, 0xed80, 0x2900, 0xe560, 0x8320, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x3960, 0xa3e0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x1880, 0xed80, 0xdd20, 0x3140, 0xed80, 0xed80, 0xed80, 0xe560, 0x2900, 0xed80,
+0xed80, 0xed80, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x6a80, 0xfe00, 0x8b40, 0x2945, 0xae19, 0xadf9, 0xae1a, 0xb61a,
+0xae19, 0xae19, 0xb619, 0xb63a, 0xa5d9, 0xadf9, 0xadf9, 0xadf9, 0xadd9, 0x9516,
+0x7474, 0x8d57, 0x9558, 0x8d37, 0x8d37, 0x9536, 0xa5b8, 0xc69b, 0xadf9, 0xa5d9,
+0xadf9, 0x426a, 0x0840, 0xc4a0, 0xfe00, 0xfe00, 0xf5c0, 0x41a0, 0x10a2, 0x8cd4,
+0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xae19, 0xa5b9, 0xadf9, 0xadf9,
+0xa5d9, 0xae19, 0xadd9, 0xc67a, 0x9d78, 0xd71d, 0xbe5a, 0xc67b, 0xadd8, 0xbe5a,
+0xc67b, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe7b, 0xcebc, 0xc69b, 0xb619, 0x634d, 0x0840,
+0x9ba0, 0x8b40, 0x0820, 0x73d0, 0xbe7b, 0xc67b, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a,
+0xbe5a, 0xb63a, 0xad97, 0x0020, 0x8300, 0xb440, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x9ba0, 0x0000, 0x5a00,
+0x0840, 0xf5a0, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xccc0, 0xfe00, 0xfe00, 0x49a0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8320, 0xfe00, 0xfe00, 0xb420, 0x3960, 0x3960, 0x0820, 0x3960,
+0x3960, 0x3960, 0x3960, 0x0840, 0x3940, 0x20c0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0840, 0x28e0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0020, 0x3960, 0x3140, 0x0840, 0x3960, 0x3960, 0x3960, 0x3940, 0x0840, 0x3960,
+0x3960, 0x3960, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x1060, 0xf5c0, 0x8b40, 0x2945, 0xae19, 0xadf9, 0xae1a, 0xb61a,
+0xae19, 0xadf9, 0xadf9, 0xbe5a, 0xa5d9, 0xadf9, 0xadf9, 0xadf9, 0xadd9, 0x8d16,
+0x7454, 0x8517, 0x8d37, 0x8d37, 0x9537, 0x9536, 0xa5b8, 0xc67b, 0xadf9, 0xa5d9,
+0xadf9, 0xadd9, 0x426a, 0x1060, 0xdd40, 0xfde0, 0x51e0, 0x10c3, 0x9536, 0xadf9,
+0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xa5d9, 0xa5d9, 0xadf9, 0xadf9, 0xae19,
+0xadd9, 0xa5d9, 0xadf9, 0xc67a, 0x9d78, 0xd6fc, 0xbe5a, 0xc67b, 0xbe5a, 0xbe5b,
+0xc67b, 0xc67b, 0xbe5a, 0xbe5a, 0xbe5a, 0xcebb, 0xc69b, 0xadf9, 0xc67a, 0x2124,
+0x3140, 0x41a0, 0x31a7, 0xb5f9, 0xbe3a, 0xc67b, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a,
+0xbe5a, 0xb61a, 0x2986, 0x49c0, 0x8b40, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x5200, 0x0840, 0xf5a0,
+0x18a0, 0x9380, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x6a60, 0xfe00, 0xfe00, 0xfe00, 0x49c0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8300, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x2900, 0xfde0, 0x8b40, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x4180, 0xb420, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x18a0, 0xfe00, 0xed80, 0x3940, 0xfe00, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xa3e0, 0x8b40, 0x2945, 0xae19, 0xadf9, 0xae1a, 0xae1a,
+0xae19, 0xae19, 0xadf9, 0xbe5a, 0xa5d9, 0xadf9, 0xadf9, 0xadf9, 0xadd9, 0x8d16,
+0x7474, 0x8d37, 0x8d37, 0x9557, 0x9537, 0x9536, 0xa5b8, 0xc69b, 0xadf9, 0xa5d9,
+0xadf9, 0xadf9, 0xadd9, 0x2986, 0x3940, 0x8320, 0x0841, 0x94f5, 0xadf9, 0xadf9,
+0xadf9, 0xadf9, 0xa5d9, 0xadf9, 0xadf9, 0xadf9, 0xa5d9, 0xadf9, 0xadf9, 0xae19,
+0xadf9, 0xa5d9, 0xadd9, 0xbe5a, 0x9d77, 0xd6fc, 0xbe5a, 0xc67b, 0xc65a, 0xc65b,
+0xc67b, 0xc67b, 0xbe7a, 0xbe5a, 0xbe5a, 0xcebb, 0xce9b, 0xb619, 0xc69b, 0x94d4,
+0x0000, 0x0020, 0xb5d8, 0xb5f9, 0xbe5a, 0xbe7a, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a,
+0xbe5b, 0x6baf, 0x0840, 0x8b20, 0xe540, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x1080, 0x5200, 0xfe00,
+0x7ae0, 0x2900, 0x9380, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x2900, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x7ae0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x28e0, 0xfde0, 0x8320, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x41a0, 0xbc40, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x1060, 0xfe00, 0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x4180, 0x8b40, 0x2945, 0xae19, 0xadf9, 0xae19, 0xae1a,
+0xae19, 0xadf9, 0xadf9, 0xb63a, 0xa5d9, 0xadf9, 0xadf9, 0xadf9, 0xadd9, 0x8d16,
+0x7c74, 0x9558, 0x8d37, 0x9557, 0x8d37, 0x8cf5, 0xa5b8, 0xc69b, 0xadf9, 0xa5d9,
+0xadf9, 0xadf9, 0xadf9, 0x9d56, 0x0841, 0x0000, 0x6bd0, 0xadf9, 0xadf9, 0xadf9,
+0xadd9, 0xadf9, 0xa5d9, 0xa5d9, 0xa5d9, 0xadf9, 0xa5d9, 0xa5d9, 0xadf9, 0xadf9,
+0xadf9, 0xadf9, 0xa5d9, 0xbe5a, 0x9d77, 0xd71d, 0xbe5a, 0xc67b, 0xc67b, 0xc65b,
+0xc67b, 0xbe7b, 0xbe7a, 0xbe5a, 0xbe5a, 0xce9b, 0xc67a, 0xb5f9, 0xcebc, 0xc67b,
+0x3a08, 0x634d, 0xd6dc, 0xb5f9, 0xbe3a, 0xc67b, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a,
+0xadb8, 0x0861, 0x72c0, 0x9ba0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xdd00, 0x0000, 0x9ba0, 0xfe00,
+0xe540, 0x0000, 0x5a40, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1880,
+0xdd20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x5a00, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x72a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x8300, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00, 0x7ae0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x49c0, 0xc480, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0820, 0xfe00, 0xfde0, 0x20e0, 0xfe00, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x6a80, 0x2945, 0xae1a, 0xadf9, 0xae1a, 0xb61a,
+0xae19, 0xadf9, 0xadf9, 0xb63a, 0xa5d9, 0xa5d9, 0xae19, 0xadf9, 0xadd9, 0x8d16,
+0x7433, 0x7cb4, 0x84d6, 0x8d17, 0x84f6, 0x8cd5, 0xa5b8, 0xc67b, 0xadd9, 0xadf9,
+0xadf9, 0xadf9, 0xadf9, 0xadf9, 0x5b2d, 0x29a7, 0xadd9, 0xadf9, 0xadf9, 0xadd9,
+0xadf9, 0xadf9, 0xa5d9, 0xa5d9, 0xadf9, 0xadf9, 0xadf9, 0xa5d9, 0x9536, 0x9d56,
+0xa5d8, 0xadf9, 0xa5b9, 0xbe3a, 0x9d77, 0xcedc, 0xc67b, 0xc67b, 0xbe5b, 0xc67b,
+0xbe5a, 0xbe7b, 0xbe7b, 0xbe5a, 0xbe5a, 0xcebb, 0xcebb, 0xb619, 0xc67b, 0xce9b,
+0xa577, 0xbe3a, 0xd6dc, 0xb619, 0xb61a, 0xbe7b, 0xc67b, 0xbe5a, 0xbe5a, 0xbe5a,
+0x4249, 0x3120, 0x8b20, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xa3e0, 0x0000, 0xd500, 0xfe00,
+0xfe00, 0x41a0, 0x1080, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0820,
+0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x6240, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x6260, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfe00, 0x6a80, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x5a20, 0xccc0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xf5c0, 0xfe00, 0x20e0, 0xfde0, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x1060, 0x2945, 0xae19, 0xadf9, 0xadf9, 0xae19,
+0xadf9, 0xadf9, 0xae19, 0xb61a, 0xadf9, 0xadf9, 0xadd9, 0x8cd4, 0x3a08, 0x0841,
+0x0000, 0x0000, 0x0020, 0x2966, 0x6390, 0x8d16, 0xa5b8, 0xc69b, 0xa5d9, 0xadf9,
+0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xa5b8, 0x8cf5, 0xadd9, 0xadf9, 0xadf9, 0xadd9,
+0xadf9, 0xadf9, 0xa5d9, 0xadf9, 0xadf9, 0x84b3, 0x39e8, 0x0841, 0x0000, 0x0000,
+0x0021, 0x31c7, 0x7c52, 0xbe5a, 0x9d77, 0xcedc, 0xbe5b, 0xc67b, 0xbe5b, 0xc67b,
+0xc67b, 0xbe5a, 0xbe5b, 0xc67b, 0xbe5a, 0xbe7b, 0xce9b, 0xbe3a, 0xc67b, 0xc67b,
+0xbe5a, 0xbe5a, 0xc67b, 0xbe5a, 0xc67b, 0xbe5a, 0xbe5b, 0xbe5a, 0xbe5a, 0x8c93,
+0x0000, 0x8b40, 0xc4a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x7ae0, 0x0000, 0xfde0, 0xfe00,
+0xfe00, 0x72c0, 0x5a00, 0xf5a0, 0xf5c0, 0xbc60, 0x2900, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x8b40, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x72a0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x51e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xf5c0, 0x2900, 0xfe00, 0x5a20, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x6a60, 0xdd20, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xe540, 0xfe00, 0x3120, 0xf5a0, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1080, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2945, 0xae19, 0xae1a, 0xadf9, 0xae19,
+0xae19, 0xae19, 0xadf9, 0xb63a, 0xb63a, 0xa5d9, 0x5b0d, 0x0000, 0x49c0, 0xac00,
+0xd500, 0x9360, 0x9380, 0x6240, 0x0020, 0x31c7, 0x9d98, 0xbe7b, 0xadf9, 0xa5d9,
+0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9,
+0xadd9, 0xadf9, 0xadf9, 0xa5d9, 0x4aab, 0x0000, 0x5200, 0xb420, 0xd4e0, 0x9360,
+0x9380, 0x5a20, 0x0000, 0x52ab, 0x9d77, 0xd6fc, 0xc67b, 0xc67b, 0xbe5b, 0xc67b,
+0xc67b, 0xbe7b, 0xbe5a, 0xbe5b, 0xc67b, 0xbe5b, 0xbe7a, 0xbe5a, 0xbe7a, 0xbe5a,
+0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a, 0xc67b, 0xbe7a, 0xbe5a, 0xbe5a, 0xb639, 0x18e3,
+0x6260, 0x8b40, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x5a20, 0x0820, 0xfe00, 0xfe00,
+0x72a0, 0x0000, 0x6240, 0xabe0, 0x5a20, 0xd4e0, 0xed80, 0x20e0, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x28e0, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0x8320, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x3960, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xdd20, 0x41a0, 0xfe00, 0x4180, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x7ae0, 0xed80, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xc4a0, 0xfe00, 0x51e0, 0xcce0, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xb420, 0x0840, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0xadf9, 0xadf9, 0xadf9, 0xadf9,
+0xadf9, 0xadf9, 0xadf9, 0xae19, 0xb61a, 0x52ec, 0x0840, 0xb420, 0xfe00, 0xfe00,
+0xfde0, 0x8b40, 0x8b40, 0x8b40, 0x9bc0, 0x18a0, 0x3a09, 0xbe5a, 0xadf9, 0xadf9,
+0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadd9, 0xadd9, 0xadd9, 0xadd9, 0xadd9,
+0xadd9, 0xadd9, 0xadd9, 0x4a6a, 0x1060, 0xbc60, 0xfe00, 0xfe00, 0xeda0, 0x8b40,
+0x8b40, 0x8b40, 0xa3c0, 0x1080, 0x4229, 0xd6fc, 0xbe5b, 0xbe5b, 0xbe5b, 0xc67b,
+0xbe7b, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5b, 0xbe5b, 0xbe5a, 0xbe5a, 0xbe7b,
+0xbe3a, 0xbe5a, 0xbe5b, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe5a, 0xbe3a, 0x5b0d, 0x18a0,
+0x8b40, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x49a0, 0x0000, 0xf5c0, 0xa3e0,
+0x0840, 0xac00, 0xc4a0, 0xbc60, 0x0000, 0x20c0, 0xfde0, 0xa3e0, 0x0000, 0x51e0,
+0x9380, 0x18a0, 0x72a0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xc480, 0xfe00, 0xfe00, 0xfe00, 0x9ba0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x18a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xbc60, 0x6260, 0xfe00, 0x20e0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x9380, 0xfde0, 0x0020, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xa3c0, 0xfe00, 0x7ae0, 0xa3e0, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0020, 0xf5c0, 0x6240, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0xa5d9, 0xa5d9, 0xa5d9, 0xa5d9,
+0xa5d8, 0xa5d8, 0xa5b8, 0xadf9, 0x8493, 0x0000, 0xb420, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfdc0, 0xc480, 0x8b20, 0x9360, 0x9ba0, 0x0820, 0x8451, 0xa5d9, 0xadf9,
+0xadd9, 0xadd9, 0xadf9, 0xadf9, 0xadd9, 0xadd9, 0xadd9, 0xadf9, 0xadd9, 0xa5d9,
+0xadd9, 0xa5d9, 0x7c32, 0x0000, 0xc480, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0,
+0xbc40, 0x8b40, 0x8b40, 0xa3e0, 0x0020, 0x94b3, 0xbe5b, 0xc67b, 0xbe5a, 0xc65b,
+0xc67b, 0xbe5a, 0xb63a, 0xb619, 0xa5b7, 0xbe3a, 0xbe5a, 0xbe3a, 0xb63a, 0xb63a,
+0xb63a, 0xb61a, 0xbe3a, 0xbe3a, 0xbe3a, 0xb63a, 0xbe3a, 0x9d35, 0x0020, 0x8b20,
+0xac00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x4180, 0x0000, 0xd4e0, 0x9b80,
+0xccc0, 0xfe00, 0xd4e0, 0xfde0, 0x1080, 0x0000, 0xc4a0, 0xed80, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xf5c0, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x5a20, 0xfe00, 0xfe00, 0xfe00, 0xbc60, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x8b40, 0xfde0, 0x0020, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xb420, 0xfe00, 0x18a0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x72c0, 0xfe00, 0xac00, 0x72c0, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1880, 0xac00, 0xc480, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0xa5d9, 0xa5d9, 0xa5d8, 0xadd9,
+0xa5d8, 0xa5b8, 0xa5b8, 0xa5d8, 0x3a08, 0x49e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x8320, 0x8b40, 0x72a0, 0x2104, 0xae19, 0xadf9,
+0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadf9, 0xadd9, 0xadf9, 0xadd9,
+0xadf9, 0xadf9, 0x2966, 0x6260, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xf5c0, 0x8b20, 0x8b40, 0x6a80, 0x2965, 0xbe3a, 0xbe3a, 0xb61a, 0xbe3a,
+0xbe5b, 0xbe3a, 0xb619, 0xb619, 0x52ec, 0xb619, 0xb61a, 0xb61a, 0xb619, 0xadd9,
+0xadf9, 0xb619, 0xadf9, 0xb619, 0xb61a, 0xadf9, 0xb5f9, 0x2966, 0x49c0, 0x8b20,
+0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x49c0, 0x0000, 0x9380, 0xfe00,
+0xfe00, 0xfe00, 0x9b80, 0xdd00, 0x6260, 0x0000, 0xbc40, 0xf5a0, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0x6a60, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0840, 0xf5a0, 0xfe00, 0xfe00, 0xdd20, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xcca0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x6260, 0xbc60, 0xd4e0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xd4e0, 0xfe00, 0x3960, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x3960, 0xfe00, 0xe560, 0x3940, 0xfe00, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xac00, 0x51e0, 0xfde0, 0x20c0, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2145, 0xa5b8, 0xa5b8, 0x9d98, 0xa5b8,
+0xa5b8, 0xa598, 0xa598, 0xadf9, 0x0841, 0xac00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xdd40, 0x9360, 0x8b40, 0x0000, 0x8cf5, 0xa5b9,
+0x9db8, 0x9db8, 0x9db8, 0x9db8, 0x9db8, 0x9db8, 0x9db8, 0x9db8, 0x9db8, 0x9db8,
+0x9db8, 0x9537, 0x0000, 0xc4a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xccc0, 0x9360, 0x9ba0, 0x0000, 0xa577, 0xadf9, 0xadf9, 0xadf9,
+0xb61a, 0xadf9, 0xadd9, 0xadf9, 0x2966, 0x8473, 0xadd9, 0xadd9, 0xadd9, 0xa597,
+0xa598, 0xadb8, 0xadd8, 0xa5b8, 0xadb8, 0xadd8, 0x6baf, 0x0840, 0x9360, 0xd500,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x72a0, 0x0000, 0x3960, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x7ae0, 0xbc40, 0x0000, 0xe560, 0xbc60, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xcca0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x9380, 0xfe00, 0xfe00, 0xfde0, 0x0020, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x2900, 0xf5a0, 0x9ba0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xf5a0, 0xfe00, 0x6240, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0820, 0xf5c0, 0xfe00, 0x2900, 0xed80, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xbc80, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x28e0, 0xeda0, 0x8300, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2945, 0xb61a, 0xae1a, 0xae19, 0xae19,
+0xb63a, 0xb63a, 0xcebb, 0xadb7, 0x0000, 0xdd20, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x9ba0, 0x9b80, 0x0820, 0x7c31, 0xa5b8,
+0xa598, 0xa598, 0xa598, 0xa5b8, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598,
+0xa598, 0x7c73, 0x0000, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x9380, 0x9b80, 0x0000, 0x7411, 0x9557, 0x9557, 0x9557,
+0x9d98, 0x9557, 0x9536, 0x9536, 0x31c7, 0x10a3, 0x8d16, 0x9536, 0x8d16, 0x7c94,
+0x7c94, 0x84d5, 0x84b4, 0x7c94, 0x7c94, 0x7432, 0x0841, 0x7ae0, 0x9380, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xbc60, 0x0000, 0x0000, 0xa3e0,
+0xfe00, 0xfe00, 0x9380, 0x20e0, 0xf5c0, 0x8b60, 0xfde0, 0x3960, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0x28e0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0x2900, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x5200, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xdd20, 0x3960, 0xfe00, 0x5a20, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x20c0, 0xfe00, 0xfe00, 0x8b40, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0xb420, 0xfe00, 0x7ae0, 0x9ba0, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x9360, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0x7ae0, 0x9ba0, 0xdd20, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2965, 0xb61a, 0xb61a, 0xb619, 0xae19,
+0xb63a, 0xb61a, 0xbe7b, 0xad97, 0x0000, 0xe540, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x9ba0, 0x9b80, 0x0820, 0x7c31, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0x7c73, 0x0000, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x9b80, 0x9b80, 0x0000, 0x8473, 0xadf9, 0xadd9, 0xa5d9,
+0xb61a, 0xadf9, 0xa598, 0xa5b8, 0x39e8, 0x1082, 0x9d77, 0xa5b8, 0x9d98, 0x8cf6,
+0x8d36, 0x9d98, 0x9d98, 0x9d77, 0x9557, 0x8cf5, 0x0841, 0x41a0, 0x9380, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x49a0, 0x0000, 0x0000,
+0x5200, 0xac00, 0x8b60, 0x72a0, 0xfdc0, 0xeda0, 0x51e0, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0x8b20, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0xccc0, 0xfe00, 0xfe00, 0x5a20, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x1060, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0x7ae0, 0x9380, 0xfde0, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x51e0, 0xfe00, 0xfe00, 0xbc60, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x5a00, 0xfe00, 0xdd20, 0x3120, 0xfde0, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xe540, 0x0840, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xd500, 0x4180, 0xfe00, 0x3980,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2945, 0xb61a, 0xae1a, 0xb61a, 0xadf9,
+0xbe3a, 0xb61a, 0xc69b, 0xb619, 0x0020, 0xb440, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xed80, 0x9360, 0x8b40, 0x0000, 0x8cd5, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa598, 0xa5b8,
+0xa598, 0x9516, 0x0000, 0xccc0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xdd00, 0x8b60, 0x9b80, 0x0000, 0x9516, 0xa5d9, 0xa5d9, 0xa5b9,
+0xae19, 0xadd9, 0xa5b8, 0xa5b8, 0x2986, 0x6bb0, 0xa5b9, 0xa5b9, 0x9d98, 0x8cf6,
+0x8d16, 0x9578, 0x9d78, 0x9d78, 0x9557, 0xa5b8, 0x5b2e, 0x0840, 0x9b80, 0xd4e0,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfde0, 0xfde0, 0xfde0, 0xfde0, 0xfde0, 0xfdc0, 0xfde0, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0x72c0, 0x18a0,
+0x0000, 0x0000, 0x5a20, 0xbc60, 0xc4a0, 0x9ba0, 0x0000, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xe560, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x6260, 0xfe00, 0xfe00, 0x9360, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0xac00, 0xfe00, 0xfe00, 0xfe00, 0x7ae0, 0xfe00,
+0xed60, 0x28e0, 0xf5c0, 0xb420, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x8320, 0xfe00, 0xfe00, 0xeda0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0020, 0xe540, 0xfe00, 0x6240, 0x9ba0, 0xfdc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x41a0, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0x3140, 0xe540, 0x9bc0,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2965, 0xb61a, 0xae1a, 0xb63a, 0xae19,
+0xb63a, 0xb61a, 0xc67b, 0xbe5a, 0x2987, 0x5a20, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x8b40, 0x8b40, 0x7ac0, 0x18c3, 0xadd9, 0xa5b9,
+0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0xa5b8, 0xa5b8, 0xa5b9, 0xa598, 0xa5b8,
+0xa5b8, 0xa5b8, 0x1904, 0x72a0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfde0, 0x8320, 0x8b40, 0x7ac0, 0x18e4, 0xadf9, 0xadd9, 0xa5d9, 0xa5d9,
+0xb61a, 0xadd9, 0x9d98, 0xa5b9, 0x426a, 0xa5b9, 0xa5b9, 0xa5b9, 0x9d99, 0x8d16,
+0x8d37, 0x9578, 0x9d78, 0x9578, 0x9558, 0x9d98, 0x9578, 0x2125, 0x51e0, 0x8b40,
+0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfde0, 0xf5c0, 0xfdc0, 0xfde0, 0xf5c0, 0xf5c0, 0xfde0, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfde0, 0xfde0, 0x9380, 0x0000, 0x41a0, 0xe540, 0x0000, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0x49a0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0840, 0xf5a0, 0xfe00, 0xccc0, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x3960, 0xfe00, 0xfe00, 0xfe00, 0x20e0, 0xfde0,
+0x5200, 0xa3c0, 0xfe00, 0x3980, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xc480, 0xfe00, 0xfe00, 0xfe00, 0x2900, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x5a20, 0xfe00, 0xed80, 0x2900, 0x9bc0, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0x8320, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0x8b40, 0x8b40, 0xf5a0,
+0x0840, 0x0000, 0x0000, 0x0000, 0x0000, 0x2965, 0xb61a, 0xae1a, 0xb61a, 0xb61a,
+0xb61a, 0xb63a, 0xc69b, 0xbe5a, 0x7432, 0x0000, 0xc480, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xe540, 0x8b40, 0x9ba0, 0x9b80, 0x0840, 0x634e, 0xa5b9, 0xa5b9,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0x6bb0, 0x0820, 0xd4e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xdd20, 0x8320, 0x9380, 0xa3c0, 0x0840, 0x6baf, 0xa5d9, 0xadd9, 0xadf9, 0xa5d9,
+0xb61a, 0xadd9, 0x9d98, 0x9d77, 0x9515, 0xa5b9, 0xa5b8, 0xa5b8, 0x9d99, 0x84f6,
+0x9557, 0x9578, 0x9578, 0x9578, 0x9558, 0x9578, 0x9d78, 0x7c73, 0x0000, 0x9360,
+0xa3e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfdc0, 0xf5c0, 0xfdc0, 0xe540, 0xf5a0, 0xeda0, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0820, 0xf5c0, 0x20e0, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xabe0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x9ba0, 0xfe00, 0xfde0, 0x1080, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xac00, 0xfe00, 0xfe00, 0x18a0, 0x3960,
+0x72a0, 0xfe00, 0xac00, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0840, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0x6aa0, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0xa3e0, 0xfe00, 0xe560, 0x6240, 0x2900, 0xfe00,
+0xfe00, 0xfe00, 0xabe0, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xe560, 0x3120, 0xfe00,
+0x5a20, 0x0000, 0x0000, 0x0000, 0x0000, 0x2965, 0xb61a, 0xae1a, 0xb61a, 0xb619,
+0xb61a, 0xb63a, 0xcebb, 0xbe5a, 0x9d98, 0x4a8b, 0x1060, 0xc480, 0xfe00, 0xfe00,
+0xfde0, 0x9ba0, 0x8b40, 0x8b40, 0x9380, 0x20e0, 0x2986, 0xa598, 0xa598, 0xa5b9,
+0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598,
+0xa5b8, 0xa5b8, 0x9d98, 0x31e8, 0x18a0, 0xd4e0, 0xfe00, 0xfe00, 0xf5a0, 0x9ba0,
+0x8b60, 0x8b40, 0x9ba0, 0x20c0, 0x31c7, 0xa5d9, 0xa5d9, 0xa5d9, 0xa5d9, 0xa5d9,
+0xb61a, 0xadf9, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b9, 0x9d98, 0x8cf6,
+0x9537, 0x9577, 0x9578, 0x9578, 0x9578, 0x9d78, 0x9558, 0x9d78, 0x428b, 0x18a0,
+0x9360, 0xed60, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfde0, 0xfe00, 0xfde0, 0xfde0, 0xfdc0, 0xfde0, 0xfe00, 0xfde0, 0xfde0,
+0xfde0, 0xf5a0, 0xf5a0, 0xfde0, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0xc480, 0x6240, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0x1060, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x3940, 0xfe00, 0xfe00, 0x5a20, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1060, 0xd4e0, 0xfe00, 0xa3e0, 0xd4e0,
+0xfe00, 0xd4e0, 0x1060, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x51e0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xbc40, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0020, 0x9ba0, 0xfe00, 0xfdc0, 0x2900, 0xfe00,
+0xfde0, 0x8b40, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0x4180, 0xd4e0,
+0xbc60, 0x0000, 0x0000, 0x0000, 0x0000, 0x2965, 0xb61a, 0xae1a, 0xb61a, 0xb619,
+0xb61a, 0xb63a, 0xc69b, 0xbe5a, 0x9d98, 0xadf9, 0x4a6a, 0x0000, 0x6240, 0xc480,
+0xdd20, 0x6a60, 0x8320, 0x72a0, 0x0840, 0x31a7, 0x9d77, 0xa5b8, 0xa598, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0x9d77, 0x31e8, 0x0020, 0x6a80, 0xc4a0, 0xc4a0, 0x72c0,
+0x8b20, 0x6a80, 0x0820, 0x39e8, 0xadd8, 0xa5b8, 0xa5b8, 0xadf9, 0xa5b8, 0xa5b8,
+0xadf9, 0xadf9, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa598, 0xadd9, 0x9d98, 0x8cf6,
+0x9557, 0x9d78, 0x9d78, 0x9558, 0x9558, 0x9578, 0x9558, 0x9d78, 0x9537, 0x10a3,
+0x6a80, 0x8b40, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xf5c0, 0xfde0, 0xf5c0, 0xf5c0, 0xf5a0, 0xed80, 0xfde0, 0xed80, 0xed80, 0xd500,
+0xd500, 0xdd20, 0xdd00, 0xf5c0, 0xe560, 0xf5a0, 0xd500, 0xed60, 0x4180, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x8b40, 0x9b80, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x6a60, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xd4e0, 0xfe00, 0xb420, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0840, 0x8320, 0xdd00, 0xdd00,
+0x8b40, 0x0840, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0xabe0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfdc0, 0x1060, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3940, 0x8b40, 0x18a0, 0x8b40,
+0x2900, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0x9ba0, 0x7ac0,
+0xfde0, 0x20c0, 0x0000, 0x0000, 0x0000, 0x2965, 0xb61a, 0xae1a, 0xb61a, 0xb619,
+0xb61a, 0xb63a, 0xc69b, 0xbe5a, 0x9d98, 0xae1a, 0xadf9, 0x7c52, 0x2986, 0x0000,
+0x0000, 0x0000, 0x0000, 0x2124, 0x6b8f, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0x9d98, 0x9516, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa598, 0x6bd0, 0x2145, 0x0000, 0x0000, 0x0000,
+0x0000, 0x2145, 0x6bb0, 0xa5d9, 0xb63a, 0xa5b8, 0x9db8, 0xbe5a, 0xa5b8, 0xa5b8,
+0xadf9, 0xa5d9, 0x9d98, 0xadd9, 0xa5b8, 0xa5b8, 0xa5d9, 0xa5d9, 0x9d98, 0x8d16,
+0x9557, 0x9d78, 0x9d78, 0x9578, 0x9578, 0x9d78, 0x9d78, 0x9578, 0x9578, 0x6bd1,
+0x0000, 0x9b80, 0xbc80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xf5a0, 0xf5a0, 0xe560, 0xf5a0, 0xed80, 0xeda0, 0xe540, 0xdd20, 0xdd20, 0xdd20,
+0xd500, 0xcce0, 0xcce0, 0xf5c0, 0xc480, 0xb440, 0xcca0, 0xbc80, 0x49a0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x5a20, 0xcca0, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xcca0, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x72a0, 0xfe00, 0xfde0, 0x1880, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1060,
+0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x6260, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xf5a0, 0x28e0,
+0xfde0, 0x7ae0, 0x0000, 0x0000, 0x0000, 0x2965, 0xb61a, 0xae1a, 0xb61a, 0xb619,
+0xb61a, 0xb63a, 0xc69b, 0xbe3a, 0x9d98, 0xae19, 0xadf9, 0xadd9, 0xadd9, 0xadf9,
+0x8493, 0x7c73, 0x9d57, 0x9d98, 0xa598, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0x6bb0, 0x3a08, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa598, 0xa598, 0xa598, 0xa598, 0xa598, 0x9d57, 0x8494, 0x8473,
+0x9537, 0xa5b9, 0xa5b8, 0xa5b9, 0xb61a, 0xadd9, 0xa5b9, 0xadf9, 0xa5d9, 0xa5b9,
+0xadf9, 0xadf9, 0xa5b9, 0xadd9, 0x9d98, 0xa5d9, 0xadd9, 0x9578, 0x9d99, 0x8cf6,
+0x84d5, 0x9557, 0x9d98, 0x9578, 0x9578, 0x9d78, 0x9d78, 0x9578, 0x9578, 0x9d78,
+0x31c7, 0x3140, 0x8b40, 0xfdc0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfde0, 0xf5a0, 0xfde0, 0xed80, 0xf5c0, 0xe560, 0xfde0, 0xfde0, 0xf5c0, 0xf5a0,
+0xf5a0, 0xe540, 0xe540, 0xfde0, 0xed80, 0xf5a0, 0xd4e0, 0xf5a0, 0x49c0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x3940, 0xed80, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x28e0, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1060, 0xfdc0, 0xfe00, 0x7ae0, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x72a0,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xccc0, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0x5200,
+0xc480, 0xdd20, 0x0000, 0x0000, 0x0000, 0x2945, 0xb619, 0xadf9, 0xb5f9, 0xb5f9,
+0xb619, 0xb61a, 0xc69b, 0xbe5a, 0x9d98, 0xae19, 0xadf9, 0xadd9, 0xa5d9, 0xbe3a,
+0x9d98, 0x9d98, 0xa5b8, 0x9d98, 0xa598, 0xa598, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0x9d77, 0x10c3, 0x0000, 0x7432, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa598, 0xa5b8, 0xa598, 0xa598, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5d9,
+0xa598, 0xa5b8, 0x9d98, 0xa5b9, 0xadf9, 0xa5b9, 0xa5d9, 0xa5b9, 0xa5d9, 0xa5d9,
+0xae1a, 0xa5b8, 0x9d78, 0xadf9, 0x9d98, 0x9d78, 0xa5b8, 0x9d78, 0x9d98, 0x8d16,
+0x31e8, 0x4aac, 0x8d57, 0x9578, 0x9578, 0x8d37, 0x9d78, 0x9d98, 0x8d37, 0x9557,
+0x8cf5, 0x0841, 0x8320, 0x9b80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfdc0, 0xfe00, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xeda0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x18a0, 0xfde0, 0x0840, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x8b20, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xa3e0, 0xfe00, 0xed60, 0x0840,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0020, 0xe540,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x4180, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xac20,
+0x6a60, 0xfe00, 0x3960, 0x0000, 0x0000, 0x2965, 0xb61a, 0xb63a, 0xb61a, 0xb61a,
+0xb61a, 0xb63a, 0xc69b, 0xbe5a, 0x9d98, 0xadf9, 0xadf9, 0xadf9, 0xa5d9, 0xb63a,
+0x9d98, 0x9d98, 0xa5b8, 0x9d98, 0xa5b8, 0x9d98, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0x424a, 0x18a0, 0x6260, 0x1082, 0x9516, 0xa5b8, 0xa5b8,
+0xa5b8, 0xa5b8, 0xa5b8, 0x9d98, 0xa598, 0xa598, 0xa5b8, 0x9d78, 0xa5b8, 0xbe3a,
+0xa598, 0xa5b8, 0x9d78, 0xa5d9, 0xadf9, 0xa5d9, 0xadf9, 0xa5b8, 0xadf9, 0xa5d9,
+0xadf9, 0xb619, 0x9d78, 0x9d98, 0xb5f9, 0xa598, 0x9d98, 0xadd9, 0x9d98, 0x63b0,
+0x0000, 0x0020, 0x7c73, 0x9578, 0xa5b8, 0x9557, 0x9557, 0xa5d9, 0x9557, 0x8d37,
+0xa5b8, 0x52ed, 0x1060, 0x9360, 0xdd20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0xfdc0, 0xf5c0, 0xf5a0, 0xf5a0,
+0xed80, 0xfde0, 0xd500, 0xfde0, 0xe540, 0xfe00, 0xd500, 0xe560, 0xe560, 0xe560,
+0xe560, 0xd500, 0xed60, 0xd4e0, 0xed80, 0xccc0, 0xf5c0, 0xcca0, 0xccc0, 0xd4e0,
+0xd4e0, 0xdd20, 0xc480, 0xed80, 0xdd00, 0xfde0, 0xc480, 0xd4e0, 0x4180, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x0000, 0x1080, 0xfde0, 0x18a0, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xe560, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x4180, 0xfe00, 0xfe00, 0x7ac0,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6aa0, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xcca0, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfdc0,
+0x20e0, 0xfdc0, 0x9ba0, 0x0000, 0x0000, 0x2965, 0xb61a, 0xb63a, 0xb61a, 0xb61a,
+0xb61a, 0xb61a, 0xcebb, 0xbe5a, 0x9d98, 0xadf9, 0xadf9, 0xadf9, 0xa5b9, 0xbe3a,
+0x9d98, 0x9d98, 0xa5b8, 0x9d98, 0xa5b8, 0xa598, 0x9d98, 0xa5b8, 0xa5b8, 0xa5b8,
+0xa598, 0xa598, 0x634e, 0x0020, 0xc480, 0xfdc0, 0x3960, 0x2104, 0x9557, 0xa5b8,
+0xa598, 0x9d98, 0xa5b8, 0xa5b8, 0x9d98, 0xa598, 0xa5b8, 0x9d78, 0x9d98, 0xadf9,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5d9, 0xa5b8, 0xadd9, 0xb619, 0xa5b8, 0xadf9, 0xa5b8,
+0xb619, 0xadf9, 0x9d78, 0xa5d9, 0xadf9, 0xa598, 0xa598, 0xadf9, 0x9d78, 0x10c3,
+0x6260, 0x18a0, 0x2166, 0x9557, 0xb619, 0x9557, 0x9578, 0xa5d9, 0x9557, 0x9557,
+0x9d78, 0xa5d9, 0x1904, 0x5200, 0x8b20, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xed80, 0xf5a0, 0xed60, 0xe560, 0xe540,
+0xfde0, 0xe540, 0xdd20, 0xf5a0, 0xd4e0, 0xfde0, 0xd4e0, 0xd4e0, 0xcce0, 0xb440,
+0xbc60, 0xbc60, 0xdd20, 0xb440, 0xed80, 0xbc40, 0xf5c0, 0xbc60, 0xed60, 0x9ba0,
+0xb440, 0xcce0, 0xac00, 0xc4a0, 0xed80, 0xd500, 0xa3c0, 0x8b40, 0x4180, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x4180, 0xbc40, 0x3960, 0xfde0, 0x1880, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x49a0, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xdd20, 0xfe00, 0xf5a0,
+0x18a0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1880, 0xed80, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x6260, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x3120, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0x6260, 0xb420, 0xf5a0, 0x0840, 0x0000, 0x2965, 0xb619, 0xb61a, 0xb61a, 0xb61a,
+0xb61a, 0xadf9, 0xcebb, 0xbe5a, 0x9d98, 0xadf9, 0xa5d9, 0xadf9, 0xa5d9, 0xbe5a,
+0x9d98, 0x9d98, 0xa5d9, 0x9d98, 0xa5b8, 0xa598, 0xa598, 0xa598, 0xa598, 0xa5b8,
+0xa598, 0x636f, 0x0000, 0x9ba0, 0xfe00, 0xfe00, 0xed80, 0x2900, 0x2104, 0x9516,
+0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0xa5b8, 0x9d78, 0x9d98, 0xa5b9,
+0xa5b9, 0x9d98, 0x9d78, 0xa5b9, 0x9d98, 0xadf9, 0xa5b9, 0xa5b9, 0x9d77, 0xadf9,
+0xadf9, 0x9d98, 0x9d98, 0xa5b9, 0xadd9, 0x9d98, 0x9d98, 0xadf9, 0x52cc, 0x1880,
+0x9360, 0x51e0, 0x0000, 0x5b6f, 0x9d98, 0x9557, 0x8d57, 0x9d98, 0x9578, 0x9557,
+0x9d98, 0x9578, 0x7453, 0x0000, 0x9360, 0xac00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0xf5c0, 0xfde0, 0xf5a0, 0xfdc0,
+0xfde0, 0xfdc0, 0xfdc0, 0xfde0, 0xed80, 0xf5c0, 0xf5c0, 0xf5c0, 0xf5a0, 0xed80,
+0xf5c0, 0xed60, 0xeda0, 0xe540, 0xfe00, 0xdd20, 0xf5c0, 0xdd20, 0xe560, 0xed80,
+0xed80, 0xe560, 0xe560, 0xf5c0, 0xeda0, 0xfde0, 0xdd00, 0xe560, 0x49e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0xa3c0, 0xbc60, 0x7ae0, 0xed80, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xabe0, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x7ac0, 0xfe00, 0xfe00,
+0xbc60, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xb440, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5a0, 0x20e0,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x6a80, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xc480, 0x5200, 0xfe00, 0x5a20, 0x0000, 0x2965, 0xb619, 0xb61a, 0xb61a, 0xb619,
+0xb619, 0xadf9, 0xbe7b, 0xadd8, 0x9557, 0xa5d9, 0xa5b8, 0xa5b9, 0xa5d9, 0xb61a,
+0x9d77, 0x9d78, 0xa598, 0x9d78, 0x9d98, 0x9d98, 0x9d98, 0x9d98, 0x9d98, 0x9d77,
+0x4a8b, 0x0000, 0x9ba0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xed80, 0x3960, 0x1082,
+0x7411, 0x9d98, 0x9d98, 0x9d98, 0x9d98, 0x9d78, 0x9578, 0xadf9, 0x9d77, 0x9d78,
+0xa5b8, 0xa5b8, 0x9557, 0x9557, 0x8cf6, 0x9557, 0x8d16, 0x6bf1, 0x5b2e, 0x8d36,
+0x9557, 0x84d5, 0x84d5, 0x8cf6, 0x84b5, 0x84d5, 0x8cf6, 0x7412, 0x0020, 0x9360,
+0x6240, 0x3960, 0x7b00, 0x0861, 0x7433, 0x7474, 0x7c95, 0x7494, 0x7494, 0x7c94,
+0x6c54, 0x7454, 0x7474, 0x31e9, 0x20c0, 0x8b60, 0xed80, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xed80, 0xdd20, 0xf5c0, 0xfe00,
+0xfe00, 0xe540, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xeda0, 0xed80, 0xfe00,
+0xed80, 0xfe00, 0xfe00, 0xfe00, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xed60, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x5a20, 0xf5a0, 0xfde0, 0x72c0, 0x0000, 0x0000, 0x8320,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xf5c0, 0x1060,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1880, 0xfde0, 0xfe00,
+0xfe00, 0x9360, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8b40, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xdd00,
+0x1080, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x7ae0, 0xfde0, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfde0, 0x28e0, 0xf5a0, 0xbc60, 0x0000, 0x2945, 0xb61a, 0xb61a, 0xadf9, 0xb61a,
+0xb619, 0xadf9, 0xcebc, 0xa597, 0x2125, 0x8cd4, 0xa5b8, 0xadd9, 0xa5d9, 0xb63a,
+0x9d77, 0x9d78, 0xa5b8, 0x9d78, 0x9d98, 0x9d98, 0xa5b8, 0x9d98, 0x6bf0, 0x18e3,
+0x1880, 0xbc60, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0x72c0,
+0x0000, 0x31c7, 0x84b4, 0x9d98, 0xa598, 0x9d98, 0x9557, 0xb63a, 0x9557, 0x9d78,
+0x9578, 0xa5b8, 0x8d16, 0x9557, 0x9d78, 0x7c53, 0x31c8, 0x18e4, 0x8d16, 0x9557,
+0x9d78, 0x8cf6, 0x9557, 0x9577, 0x9557, 0x8d16, 0xadf9, 0x2986, 0x41a0, 0x72c0,
+0x51e0, 0xbc60, 0xfde0, 0x2900, 0x31c8, 0x7cb5, 0x8d16, 0x8d37, 0x84f6, 0x9557,
+0x8d16, 0x7474, 0x84f5, 0x84f5, 0x0882, 0x6a80, 0x8300, 0xed80, 0xe540, 0xf5a0,
+0xfe00, 0xfe00, 0xd4e0, 0xdd40, 0xd500, 0xd500, 0xf5a0, 0xbc80, 0xdd20, 0xd4e0,
+0xed80, 0xd4e0, 0xfe00, 0xdd20, 0xdd20, 0xdd20, 0xdd20, 0xfe00, 0xccc0, 0xf5c0,
+0xccc0, 0xed80, 0xc4a0, 0xe560, 0xabe0, 0xeda0, 0xac00, 0xd4e0, 0xe540, 0xc480,
+0xbc60, 0xc480, 0xd500, 0xc480, 0xac00, 0xc480, 0xccc0, 0xb440, 0xd500, 0xc4a0,
+0xb420, 0xd4e0, 0xd500, 0xd4e0, 0xc4a0, 0xc480, 0xfe00, 0xbc80, 0x3960, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x9380, 0x0000, 0x49a0, 0x4180, 0x0000, 0x0000, 0x0000, 0x7ae0,
+0xe560, 0x2900, 0xf5a0, 0xf5c0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x6a60,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8320, 0xb420,
+0xb420, 0xed80, 0x9360, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8b40, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xd500, 0x20c0, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0840, 0xa3e0, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xed80, 0xfe00, 0xfe00, 0xf5a0, 0xdd20,
+0xdd20, 0x6240, 0x9360, 0xdd20, 0x1080, 0x10a2, 0x52ec, 0x52ec, 0x52ec, 0x52ec,
+0x52ec, 0x52ec, 0x632d, 0x4aab, 0x0000, 0x0000, 0x31c7, 0x6bd0, 0x9536, 0xb63a,
+0x9d77, 0x9d77, 0x9d98, 0x9d78, 0x9d98, 0x84b4, 0x530d, 0x18e4, 0x0020, 0x6a80,
+0xed80, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xccc0, 0x4180, 0x0000, 0x2966, 0x636e, 0x8cd5, 0xa5b8, 0x9577, 0x9d98, 0xa5d9,
+0x9d98, 0xa5d8, 0x7c74, 0x5b4e, 0x31c7, 0x0000, 0x0000, 0x2986, 0x4a8b, 0x3a4a,
+0x4aab, 0x426a, 0x3a4a, 0x4aab, 0x4aab, 0x424a, 0x31e8, 0x0820, 0x9ba0, 0x6240,
+0x5a20, 0xfe00, 0xfe00, 0xc4a0, 0x0000, 0x29c8, 0x3a4a, 0x52cc, 0x426a, 0x3a2a,
+0x4aab, 0x3a09, 0x3209, 0x426b, 0x2125, 0x0000, 0x72c0, 0xb420, 0xbc60, 0xed80,
+0xccc0, 0xfe00, 0xbc40, 0xc480, 0xc480, 0xc4a0, 0xe560, 0xd4e0, 0xb420, 0xdd00,
+0xdd00, 0xb440, 0xf5a0, 0xb420, 0xabe0, 0xc480, 0xb420, 0xf5a0, 0xbc40, 0xfdc0,
+0xac00, 0xeda0, 0x9b80, 0xe540, 0xccc0, 0xdd20, 0xc480, 0xfde0, 0xb440, 0x7ae0,
+0xbc80, 0xdd00, 0xb420, 0xd4e0, 0x9360, 0xd4e0, 0xac00, 0x9bc0, 0xbc60, 0xb440,
+0xa3e0, 0xbc80, 0x9ba0, 0xac00, 0x9b80, 0xbc60, 0xccc0, 0x9b80, 0x2920, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xac00, 0x3120, 0x3120, 0x3120, 0x3120, 0x3120, 0x3120, 0x3140,
+0x3140, 0x0840, 0x3140, 0x8b20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xccc0,
+0x3120, 0x3120, 0x3120, 0x3120, 0x3120, 0x3120, 0x3120, 0x3120, 0x1080, 0x72a0,
+0x72a0, 0xe540, 0xfe00, 0xc480, 0x2900, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x28e0, 0xbc60, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xeda0, 0x6260, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x5a20, 0xe540, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x5a00, 0x3120,
+0x3120, 0x3120, 0x3120, 0x3120, 0x3120, 0xf5a0, 0xfe00, 0xfe00, 0xac00, 0x49a0,
+0x49a0, 0x41a0, 0x0840, 0x49a0, 0x41a0, 0x4180, 0x4180, 0x4180, 0x4180, 0x4180,
+0x4180, 0x4180, 0x4180, 0x4180, 0x4180, 0xb420, 0x5a20, 0x1060, 0x0000, 0x10a2,
+0x2125, 0x2986, 0x2986, 0x1904, 0x0841, 0x0000, 0x28e0, 0x7b00, 0xe540, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xccc0, 0x6a60, 0x18a0, 0x0000, 0x0861, 0x2124, 0x2986, 0x29a7,
+0x1924, 0x0882, 0x0000, 0x1880, 0x6260, 0x49c0, 0x4180, 0x4180, 0x4180, 0x4180,
+0x4180, 0x4180, 0x4180, 0x4180, 0x4180, 0x4180, 0x4180, 0x9360, 0x9380, 0x8300,
+0xed60, 0xfe00, 0xfe00, 0xfe00, 0x8300, 0x4180, 0x4180, 0x4180, 0x4180, 0x4180,
+0x4180, 0x4180, 0x4180, 0x4180, 0x4180, 0x4180, 0x7ae0, 0x9bc0, 0xf5a0, 0xfde0,
+0xf5c0, 0xfe00, 0xf5c0, 0xf5c0, 0xccc0, 0xf5c0, 0xf5c0, 0xf5a0, 0xcce0, 0xed80,
+0xfe00, 0xf5a0, 0xfde0, 0xf5a0, 0xf5a0, 0xd4e0, 0xbc60, 0xfdc0, 0xf5a0, 0xfde0,
+0xed80, 0xfdc0, 0xed80, 0xfde0, 0xfde0, 0xfde0, 0xfdc0, 0xfe00, 0xf5c0, 0xed80,
+0xfdc0, 0xfde0, 0xfde0, 0xed80, 0xfdc0, 0xed80, 0xfde0, 0xf5c0, 0xfdc0, 0xf5c0,
+0xbc60, 0xfdc0, 0xf5a0, 0xfde0, 0xeda0, 0xfde0, 0xf5a0, 0xfdc0, 0x49c0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xf5c0, 0x3120, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x3120, 0xe540,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xb440, 0x6240, 0x2900, 0x1080, 0x1080,
+0x2900, 0x6240, 0xb420, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xa3c0, 0x28e0, 0x28e0, 0x28e0, 0x28e0, 0x28e0,
+0x28e0, 0x28e0, 0x28e0, 0x1880, 0x1060, 0x1060, 0x1060, 0x1060, 0x18a0, 0x3940,
+0x7ac0, 0xdd20, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x3120, 0xe560, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xd4e0, 0xa3e0,
+0x8b20, 0x7ae0, 0x7ae0, 0x8b60, 0xb420, 0xe540, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfde0, 0xdd00, 0xac00, 0x8b40, 0x7ae0, 0x7ae0,
+0x8b40, 0xac00, 0xdd00, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfde0, 0x8b40, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xb420, 0xd4e0,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0x8b20, 0x9ba0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x9360, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfde0, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00,
+0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0xfe00, 0x51e0, 0x0000,
+
+0x0000, 0x51e0, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40,
+0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x8b40, 0x2900, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0841, 0x31a6, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x3186, 0x0861, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x10a2, 0x2124, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x2965, 0x18e3, 0x0000, 0x0000, 0x0000, 0x0000, 0x2124, 0x18c3, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0861, 0x2104, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x1082, 0x10a2, 0x18c3, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x2124, 0x0841, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0841, 0x1082, 0x18e3,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x18e3, 0x0861, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x10a2, 0x18c3, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1082,
+0x0000, 0x1082, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1082, 0x10a2, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2124, 0x0020, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0020, 0x2124, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2104, 0xb5b6, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x1082, 0x0000, 0x1082, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0xc638, 0x39c7, 0x1082, 0x0020, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x2104, 0x0861, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x5aeb, 0xa514, 0x2124,
+0x0020, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1082, 0x18e3, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0861, 0x0841, 0x0841, 0x0861, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x630c,
+0xef7d, 0x5acb, 0x0000, 0x0000, 0x0000, 0x0000, 0x8410, 0x528a, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0841, 0x1082, 0x0841, 0x0000, 0x0000, 0x0000, 0x0000, 0x0861,
+0x18c3, 0x1082, 0x1082, 0x18c3, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0861,
+0x0841, 0x0861, 0x0020, 0x0861, 0x0020, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x2104, 0x1082, 0x0861, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x1082, 0x1082,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0861, 0x2104, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x2965, 0xef5d, 0xe71c, 0xad55, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0xdefb, 0xef7d, 0xef7d, 0x738e, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xbdd7,
+0xe71c, 0xe73c, 0x2124, 0x0000, 0x0000, 0x0000, 0x0000, 0x7bcf, 0xf7be, 0xef5d,
+0x6b6d, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x5aeb, 0xef5d, 0xe73c, 0x10a2, 0x0000, 0x0000, 0x0000, 0x0000,
+0x630c, 0xef7d, 0xef5d, 0x6b6d, 0x0000, 0x0000, 0x0000, 0x0000, 0x18e3, 0xe71c,
+0x0000, 0xe73c, 0x18c3, 0x0000, 0x0000, 0x0000, 0x0000, 0xd6ba, 0xdedb, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0020, 0xce59, 0xdefb, 0xa534, 0x0000, 0x0000, 0x0000,
+0x0000, 0x18c3, 0xdefb, 0xdefb, 0xc638, 0x0020, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2124, 0xdedb, 0x0000, 0x0000,
+0x0000, 0x0000, 0x1082, 0xef7d, 0x0000, 0xdedb, 0x2124, 0x0000, 0x0000, 0x0000,
+0x0000, 0xc638, 0x7bcf, 0xe71c, 0x1082, 0x0000, 0x0000, 0x0000, 0x0000, 0xa514,
+0xe73c, 0xef5d, 0x31a6, 0x0000, 0x0000, 0x0000, 0x0000, 0x5aeb, 0xffff, 0xdefb,
+0xdedb, 0x1082, 0x0000, 0x0000, 0x0000, 0x0000, 0x4a49, 0xef7d, 0xe73c, 0x8c51,
+0x0000, 0x0000, 0x0000, 0x0000, 0x4228, 0xdefb, 0xce59, 0x630c, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xe73c,
+0xef7d, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x9cf3, 0x630c, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8430, 0xf7be, 0x31a6, 0x0000, 0x0000, 0x0000, 0x0000, 0xc618,
+0xef5d, 0xef7d, 0xef7d, 0xef5d, 0x52aa, 0x0000, 0x0000, 0x0000, 0x0000, 0x7bcf,
+0x9492, 0xd69a, 0x7bef, 0xe71c, 0x2124, 0x0000, 0x0000, 0x0000, 0x0000, 0xa514,
+0xe73c, 0xf7be, 0xad55, 0x0000, 0x0000, 0x0000, 0x0000, 0x2945, 0xffff, 0x8430,
+0x0000, 0x0000, 0x0000, 0x0000, 0x31a6, 0xef5d, 0xe73c, 0xa514, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x9492, 0x7bcf, 0x0020, 0xe73c, 0x18e3, 0x0000, 0x0000, 0x0000, 0x0000,
+0xdefb, 0x31a6, 0x3186, 0xdefb, 0x0000, 0x0000, 0x0000, 0x0000, 0x3186, 0xffff,
+0xd69a, 0xf79e, 0x8410, 0x0000, 0x0000, 0x0000, 0x0000, 0x7bcf, 0x8c51, 0x4a49,
+0xbdd7, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x528a, 0xef5d, 0xb596, 0x1082, 0x0000, 0x0000, 0x0000, 0x0000,
+0xd69a, 0x39c7, 0x2965, 0xdefb, 0x0000, 0x0000, 0x0000, 0x0000, 0x18e3, 0xe71c,
+0x0000, 0xe73c, 0x18c3, 0x0000, 0x0000, 0x0000, 0x0000, 0xd6ba, 0x3186, 0x0000,
+0x0000, 0x0000, 0x0000, 0x4228, 0xc638, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x738e, 0xf7be, 0xce79, 0xffff, 0x4208, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2124, 0xdedb, 0x0000, 0x0000,
+0x0000, 0x0000, 0x1082, 0xef7d, 0x0000, 0xdedb, 0x2124, 0x0000, 0x0000, 0x0000,
+0x0000, 0xc638, 0xffdf, 0x5aeb, 0x0000, 0x0000, 0x0000, 0x0000, 0x10a2, 0xffff,
+0xd6ba, 0xef7d, 0x9cf3, 0x0000, 0x0000, 0x0000, 0x0000, 0x5aeb, 0xb596, 0x0000,
+0xb596, 0x5acb, 0x0000, 0x0000, 0x0000, 0x0000, 0xb596, 0x5acb, 0x1082, 0xf7be,
+0x0020, 0x0000, 0x0000, 0x0000, 0x0000, 0xb5b6, 0xd69a, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x7bcf,
+0x8430, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x9cf3, 0x630c, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8430, 0x7bef, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xc618,
+0x4208, 0x9492, 0x7bef, 0x5aeb, 0xad55, 0x0000, 0x0000, 0x0000, 0x0000, 0x3186,
+0xef5d, 0xffff, 0xe73c, 0xdedb, 0x0000, 0x0000, 0x0000, 0x0000, 0x1082, 0xf79e,
+0x0841, 0x6b4d, 0xad55, 0x0000, 0x0000, 0x0000, 0x0000, 0x2945, 0xdedb, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x9cd3, 0xef7d, 0xd6ba, 0xffff, 0x10a2, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x630c, 0xd69a, 0x8430, 0xe73c, 0x0841, 0x0000, 0x0000, 0x0000, 0x0000,
+0xdefb, 0xad75, 0xad55, 0xb596, 0x0000, 0x0000, 0x0000, 0x0000, 0x1082, 0xef7d,
+0xb596, 0xa514, 0x10a2, 0x0000, 0x0000, 0x0000, 0x0000, 0x7bcf, 0x8410, 0x4208,
+0xbdd7, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x73ae, 0xa534, 0xef5d, 0x4208, 0x0000, 0x0000, 0x0000, 0x0000,
+0xa534, 0xad75, 0xa534, 0xad75, 0x0000, 0x0000, 0x0000, 0x0000, 0x0861, 0xef7d,
+0x8430, 0xffdf, 0x18c3, 0x0000, 0x0000, 0x0000, 0x0000, 0xd6ba, 0x2945, 0x0000,
+0x0000, 0x0000, 0x0000, 0x18e3, 0xef5d, 0x7bef, 0x6b4d, 0x0000, 0x0000, 0x0000,
+0x0000, 0x4208, 0xf79e, 0xad75, 0x7bcf, 0x0841, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2124, 0xdedb, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0020, 0xef7d, 0x8430, 0xf7be, 0x2124, 0x0000, 0x0000, 0x0000,
+0x0000, 0xc638, 0xad55, 0xce79, 0x0841, 0x0000, 0x0000, 0x0000, 0x0020, 0xe71c,
+0xbdd7, 0xad75, 0x18e3, 0x0000, 0x0000, 0x0000, 0x0000, 0x5aeb, 0xef5d, 0x7bef,
+0xef5d, 0x3186, 0x0000, 0x0000, 0x0000, 0x0000, 0x8430, 0xbdf7, 0x94b2, 0xce79,
+0x0000, 0x0000, 0x0000, 0x0000, 0x18c3, 0xef5d, 0xef5d, 0x2965, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x7bcf,
+0x8430, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x9cf3, 0x630c, 0x0000, 0x0000,
+0x0000, 0x0000, 0x8430, 0x7bcf, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xc618,
+0x39e7, 0x8c51, 0x73ae, 0x52aa, 0xad75, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0xe73c, 0xad75, 0xf7be, 0x9492, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0xe71c,
+0x8c71, 0xc638, 0xad55, 0x0000, 0x0000, 0x0000, 0x0000, 0x2945, 0xd6ba, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x6b6d, 0xe73c, 0xb5b6, 0x630c, 0x0020, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x5aeb, 0x8430, 0x2124, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0xdefb, 0x8430, 0x7bef, 0x1082, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2965,
+0x8430, 0x52aa, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x39c7, 0x39e7, 0x18e3,
+0x52aa, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x10a2, 0x8410, 0x6b6d, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0861, 0x73ae, 0x7bcf, 0x0861, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x4208,
+0x8410, 0x73ae, 0x0861, 0x0000, 0x0000, 0x0000, 0x0000, 0x630c, 0x10a2, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x31a6, 0x8c51, 0x4a49, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x4a69, 0x8c51, 0x31a6, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x39c7, 0xd6ba, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x39c7, 0x8430, 0x738e, 0x1082, 0x0000, 0x0000, 0x0000,
+0x0000, 0x5aeb, 0x18c3, 0x632c, 0x3186, 0x0000, 0x0000, 0x0000, 0x0000, 0x2104,
+0x8430, 0x630c, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2965, 0x6b6d, 0x8c51,
+0x4a49, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0020, 0x6b4d, 0x8410, 0x18c3,
+0x0000, 0x0000, 0x0000, 0x0000, 0x39c7, 0x528a, 0x4208, 0x4a49, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x39c7,
+0x39e7, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x4a49, 0x2965, 0x0000, 0x0000,
+0x0000, 0x0000, 0x39e7, 0x39c7, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x5acb,
+0x18e3, 0x4208, 0x31a6, 0x2945, 0x528a, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x528a, 0x3186, 0x5aeb, 0x2965, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x2124,
+0x8430, 0x738e, 0x4a69, 0x0000, 0x0000, 0x0000, 0x0000, 0x10a2, 0x630c, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x630c, 0x8430, 0x2104, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0xbdf7, 0x18e3, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x8430, 0x6b6d, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000, 0x0000,
+
+
+};
diff --git a/utils/atj2137/adfuload/test_binary/lcm/system-atj213x.c b/utils/atj2137/adfuload/test_binary/lcm/system-atj213x.c
new file mode 100644
index 0000000000..6b6f1ae6a1
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/system-atj213x.c
@@ -0,0 +1,63 @@
+#define default_interrupt(name) \
+ extern __attribute__((weak,alias("UIRQ"))) void name (void)
+
+default_interrupt(INT_MCA);
+default_interrupt(INT_SD);
+default_interrupt(INT_MHA);
+/* default_interrupt(INT_USB); seems wrong */
+default_interrupt(INT_DSP);
+default_interrupt(INT_PCNT);
+default_interrupt(INT_WD);
+default_interrupt(INT_T1);
+default_interrupt(INT_T0);
+default_interrupt(INT_RTC);
+default_interrupt(INT_DMA);
+default_interrupt(INT_KEY);
+default_interrupt(INT_EXT);
+default_interrupt(INT_IIC2);
+default_interrupt(INT_IIC1);
+default_interrupt(INT_ADC);
+default_interrupt(INT_DAC);
+default_interrupt(INT_NAND);
+default_interrupt(INT_YUV);
+
+/* this will be panicf() on regular rockbox fw */
+static void UIRQ(void)
+{
+ while(1);
+}
+
+/* TRICK ALERT !!!!
+ * The table is organized in reversed order so
+ * clz on INTC_PD returns the index in this table
+ */
+void (* const irqvector[])(void) __attribute__((used)) =
+{
+ UIRQ, UIRQ, UIRQ, UIRQ, UIRQ, INT_YUV, UIRQ, INT_NAND,
+ UIRQ, INT_DAC, INT_ADC, UIRQ, UIRQ, INT_IIC1, INT_IIC2, UIRQ,
+ UIRQ, INT_EXT, INT_KEY, INT_DMA, INT_RTC, INT_T0, INT_T1, INT_WD,
+ INT_PCNT, UIRQ, INT_DSP, UIRQ, INT_MHA, INT_SD, UIRQ, INT_MCA
+};
+
+#define CPU_FREQ 60000000UL //???
+void udelay(unsigned int usec)
+{
+ unsigned int i = ((usec * CPU_FREQ) / 2000000);
+ asm volatile (
+ ".set noreorder \n"
+ "1: \n"
+ "bne %0, $0, 1b \n"
+ "addiu %0, %0, -1 \n"
+ ".set reorder \n"
+ : "=r" (i)
+ : "0" (i)
+ );
+}
+
+void mdelay(unsigned int msec)
+{
+ unsigned int i;
+ for(i=0; i<msec; i++)
+ udelay(1000);
+}
+
diff --git a/utils/atj2137/adfuload/test_binary/lcm/test.lds b/utils/atj2137/adfuload/test_binary/lcm/test.lds
new file mode 100644
index 0000000000..f9007d4bba
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/test.lds
@@ -0,0 +1,51 @@
+OUTPUT_ARCH(mips)
+ENTRY(main)
+
+SECTIONS
+{
+
+
+.text 0xa0000000 :
+ {
+ relocstart = .;
+ *(.init.text*)
+ *(.text*)
+ }
+
+ . = ALIGN(0x1000);
+ _irqbase = .;
+
+.exception_handlers :
+ {
+ . += 0x200;
+ *(.irq_vector*)
+ }
+
+.data :
+ {
+ *(.rodata*)
+ *(.data*)
+ relocend = .;
+ }
+
+.bss :
+ {
+ bssbegin = .;
+ *(.sbss*)
+ *(.bss*)
+ *(COMMON)
+ *(.scommon*)
+ bssend = .;
+ }
+
+.stack (NOLOAD) :
+ {
+ stackbegin = .;
+ . += 0x2000;
+ stackend = .;
+ irqstackbegin = .;
+ . += 0x400;
+ irqstackend = .;
+ }
+
+}
diff --git a/utils/atj2137/adfuload/test_binary/lcm/test_lcm.c b/utils/atj2137/adfuload/test_binary/lcm/test_lcm.c
new file mode 100644
index 0000000000..f795ccd1d0
--- /dev/null
+++ b/utils/atj2137/adfuload/test_binary/lcm/test_lcm.c
@@ -0,0 +1,316 @@
+#include "mips.h"
+#include "atj213x.h"
+
+extern const unsigned short rockboxlogo[];
+
+unsigned short framebuffer[320*240] __attribute__((aligned(32))) = {[0 ... 76799] = 0};
+
+static void backlight_init(void)
+{
+ /* backlight clock enable, select backlight clock as 32kHz */
+ CMU_FMCLK = (CMU_FMCLK & ~(CMU_FMCLK_BCLK_MASK)) | CMU_FMCLK_BCKE | CMU_FMCLK_BCLK_32K;
+
+ /* baclight enable */
+ PMU_CTL |= PMU_CTL_BL_EN;
+
+ /* pwm output, phase high, some initial duty cycle set as 24/32 */
+ PMU_CHG = ((PMU_CHG & ~PMU_CHG_PDOUT_MASK)| PMU_CHG_PBLS_PWM | PMU_CHG_PPHS_HIGH | PMU_CHG_PDUT(24));
+
+}
+
+static void backlight_set(int level)
+{
+ /* set duty cycle in 1/32 units */
+ PMU_CHG = ((PMU_CHG & ~PMU_CHG_PDOUT_MASK) | PMU_CHG_PDUT(level));
+}
+
+static void wdt_feed(void)
+{
+ RTC_WDCTL |= RTC_WDCTL_CLR;
+}
+
+void set_sw_interrupt0(void)
+{
+ unsigned int val;
+ asm volatile("mfc0 %0,$13" : "=r" (val));
+ val |= 0x100;
+ asm volatile("mtc0 %0,$13" : "+r" (val));
+}
+
+int lcm_wait_fifo_empty(void)
+{
+ volatile int timeout = 100000;
+
+ while (--timeout)
+ if (YUV2RGB_CTL & 0x04)
+ return 0;
+
+ return -1;
+}
+
+static inline void lcm_rs_command(void)
+{
+ lcm_wait_fifo_empty();
+
+ YUV2RGB_CTL = 0x802ae;
+}
+
+static inline void lcm_rs_data(void)
+{
+ lcm_wait_fifo_empty();
+
+ YUV2RGB_CTL = 0x902ae;
+}
+
+static inline void lcm_fb_data(void)
+{
+ lcm_rs_command();
+ YUV2RGB_FIFODATA = 0x22; /* write GRAM command */
+ YUV2RGB_CTL = 0xa02ae; /* AHB bus write fifo */
+}
+
+static inline lcd_reg_write(int reg, int val)
+{
+ lcm_rs_command();
+ YUV2RGB_FIFODATA = reg;
+ lcm_rs_data();
+ YUV2RGB_FIFODATA = val;
+}
+
+/* strips off MIPS segment coding */
+#define PHYADDR(x) ((x) & 0x1fffffff)
+
+/* rb compat defines */
+#define LCD_WIDTH 240
+#define LCD_HEIGHT 320
+#define FBADDR(x,y) ((short *)framebuffer + LCD_WIDTH*y + x)
+
+static void lcd_set_gram_area(int x_start, int y_start,
+ int x_end, int y_end)
+{
+ /* here we exploit the fact that width fits in LSB only */
+ lcd_reg_write(0x02, 0x00); /* column start MSB */
+ lcd_reg_write(0x03, x_start); /* column start LSB */
+ lcd_reg_write(0x04, 0x00); /* column end MSB */
+ lcd_reg_write(0x05, x_end); /* column end LSB */
+
+ lcd_reg_write(0x06, y_start>>8); /* row start MSB */
+ lcd_reg_write(0x07, y_start&0xff); /* row start LSB */
+ lcd_reg_write(0x08, y_end>>8); /* row end MSB */
+ lcd_reg_write(0x09, y_end&0xff); /* row end LSB */
+}
+
+void lcd_update_rect(int x, int y, int width, int height)
+{
+ unsigned int end_x, end_y, row, col, *fbptr;
+
+ x &= ~1; /* we transfer 2px at once */
+ width = (width + 1) & ~1; /* adjust the width */
+
+ end_x = x + width - 1;
+ end_y = y + height - 1;
+
+ lcd_set_gram_area(x, y, end_x, end_y); /* set GRAM window */
+ lcm_fb_data(); /* prepare for AHB write to fifo */
+
+ for (row=y; row<=end_y; row++)
+ {
+ fbptr = (uint32_t *)FBADDR(x,row);
+ for (col=x; col<end_x; col+=2)
+ YUV2RGB_FIFODATA = *fbptr++;
+ }
+}
+
+/* for reference
+ * When in act213x_fb_data()
+ * YUV2RGB_CTL = 0xa02ae; -> DMA0-3 (AHB bus)
+ * YUV2RGB_CTL = 0xa00ae; -> DMA4-7 (special bus)
+ */
+static void lcd_update_dma(void)
+{
+ lcd_set_gram_area(0, 0, LCD_WIDTH-1, LCD_HEIGHT-1);
+
+ /* AHB bus DMA channels are 0-3 */
+ DMA_MODE(0) = (0x00<<29) | /* dst burst length = single */
+ (0x00<<28) | /* DMA no reload */
+ (0x00<<27) | /* dst DSP mode disable */
+ (0x00<<26) | /* dst row mode */
+ (0x00<<25) | /* dst address count dir - don't care */
+ (0x01<<24) | /* dst fixed address */
+ (0x18<<19) | /* dst DRQ trig source LCM */
+ (0x02<<17) | /* dst transfer width 32bits */
+ (0x01<<16) | /* dst transfer fixed size chunks */
+ (0x05<<13) | /* src burst length = incr8 */
+ (0x00<<12) | /* reserved */
+ (0x00<<11) | /* src DSP mode disable */
+ (0x00<<10) | /* src row mode */
+ (0x00<<9) | /* src address count dir - increase */
+ (0x00<<8) | /* src address not fixed */
+ (0x10<<3) | /* src DRQ trig source SDRAM */
+ (0x02<<1) | /* src transfer width 32bit */
+ (0x00<<0); /* src transfer not in fixed chunks */
+
+ DMA_SRC(0) = PHYADDR((uint32_t)framebuffer);
+ DMA_DST(0) = PHYADDR((uint32_t)&YUV2RGB_FIFODATA);
+
+ DMA_CNT(0) = 240*320*2; /* in bytes */
+ DMA_CMD(0) = 1; /* start dma operation */
+}
+
+static lcm_init(void)
+{
+ CMU_DEVCLKEN |= (1<<8)|(1<<1); /* dma clk, lcm clk */
+ CMU_DMACLK = 1; /* DMA4 clock enable */
+
+ /* reset DMA4 */
+ DMAC_CTL |= (1<<20);
+ udelay(1);
+ DMAC_CTL &= ~(1<<20);
+
+ GPIO_MFCTL1 = (1<<31); // enable multifunction
+ GPIO_MFCTL0 = (GPIO_MFCTL0 & ~(0x07<<22 | 0x03<<14 | 0x03<<6 | 0x07<<3 | 0x07)) | // 0xfe3f3f00
+ 0x02<<22 | 0x02<<14 | 0x02<<6 | 0x02<<3|0x02; // 0x808092
+ udelay(1);
+
+ lcm_rs_command(); /* this has side effect of enabling whole block */
+ YUV2RGB_CLKCTL = 0x102; /* lcm clock divider */
+}
+
+/* google says COG-IZT2298 is 2.8" lcd module */
+static lcd_init(void)
+{
+ int x,y;
+
+ /* lcd reset pin GPIOA16 */
+ GPIO_AOUTEN |= (1<<16);
+ GPIO_ADAT |= (1<<16);
+ mdelay(10);
+ GPIO_ADAT &= ~(1<<16);
+ mdelay(10);
+ GPIO_ADAT |= (1<<16);
+ mdelay(10);
+
+ /* lcd controller init sequence matching HX8347-D */
+ lcd_reg_write(0xea, 0x00);
+ lcd_reg_write(0xeb, 0x20);
+ lcd_reg_write(0xec, 0x0f);
+ lcd_reg_write(0xed, 0xc4);
+ lcd_reg_write(0xe8, 0xc4);
+ lcd_reg_write(0xe9, 0xc4);
+ lcd_reg_write(0xf1, 0xc4);
+ lcd_reg_write(0xf2, 0xc4);
+ lcd_reg_write(0x27, 0xc4);
+ lcd_reg_write(0x40, 0x00); /* gamma block start */
+ lcd_reg_write(0x41, 0x00);
+ lcd_reg_write(0x42, 0x01);
+ lcd_reg_write(0x43, 0x13);
+ lcd_reg_write(0x44, 0x10);
+ lcd_reg_write(0x45, 0x26);
+ lcd_reg_write(0x46, 0x08);
+ lcd_reg_write(0x47, 0x51);
+ lcd_reg_write(0x48, 0x02);
+ lcd_reg_write(0x49, 0x12);
+ lcd_reg_write(0x4a, 0x18);
+ lcd_reg_write(0x4b, 0x19);
+ lcd_reg_write(0x4c, 0x14);
+ lcd_reg_write(0x50, 0x19);
+ lcd_reg_write(0x51, 0x2f);
+ lcd_reg_write(0x52, 0x2c);
+ lcd_reg_write(0x53, 0x3e);
+ lcd_reg_write(0x54, 0x3f);
+ lcd_reg_write(0x55, 0x3f);
+ lcd_reg_write(0x56, 0x2e);
+ lcd_reg_write(0x57, 0x77);
+ lcd_reg_write(0x58, 0x0b);
+ lcd_reg_write(0x59, 0x06);
+ lcd_reg_write(0x5a, 0x07);
+ lcd_reg_write(0x5b, 0x0d);
+ lcd_reg_write(0x5c, 0x1d);
+ lcd_reg_write(0x5d, 0xcc); /* gamma block end */
+ lcd_reg_write(0x1b, 0x1b);
+ lcd_reg_write(0x1a, 0x01);
+ lcd_reg_write(0x24, 0x2f);
+ lcd_reg_write(0x25, 0x57);
+ lcd_reg_write(0x23, 0x86);
+ lcd_reg_write(0x18, 0x36); /* 70Hz framerate */
+ lcd_reg_write(0x19, 0x01); /* osc enable */
+ lcd_reg_write(0x01, 0x00);
+ lcd_reg_write(0x1f, 0x88);
+ mdelay(5);
+ lcd_reg_write(0x1f, 0x80);
+ mdelay(5);
+ lcd_reg_write(0x1f, 0x90);
+ mdelay(5);
+ lcd_reg_write(0x1f, 0xd0);
+ mdelay(5);
+ lcd_reg_write(0x17, 0x05); /* 16bpp */
+ lcd_reg_write(0x36, 0x00);
+ lcd_reg_write(0x28, 0x38);
+ mdelay(40);
+ lcd_reg_write(0x28, 0x3c);
+
+ lcd_reg_write(0x02, 0x00); /* column start MSB */
+ lcd_reg_write(0x03, 0x00); /* column start LSB */
+ lcd_reg_write(0x04, 0x00); /* column end MSB */
+ lcd_reg_write(0x05, 0xef); /* column end LSB */
+ lcd_reg_write(0x06, 0x00); /* row start MSB */
+ lcd_reg_write(0x07, 0x00); /* row start LSB */
+ lcd_reg_write(0x08, 0x01); /* row end MSB */
+ lcd_reg_write(0x09, 0x3f); /* row end LSB */
+
+ lcm_fb_data(); /* prepare for DMA write to fifo */
+
+ /* clear lcd gram */
+ for (y=0; y<LCD_HEIGHT; y++)
+ for (x=0; x<(LCD_WIDTH>>1); x++)
+ YUV2RGB_FIFODATA = 0;
+}
+
+int main(void)
+{
+ int i;
+
+ RTC_WDCTL &= ~(1<<4); /* disable WDT */
+
+ /* Configure T0 interrupt as IP6. IP6 is unmasked in crt0.S */
+ INTC_CFG0 = 0;
+ INTC_CFG1 = 0;
+ INTC_CFG2 = (1<<10);
+
+ /* unmask T0 source in INTC */
+ INTC_MSK |= (1<<10);
+
+ backlight_init();
+
+ /* copy rb logo image */
+ for (i=0; i<240*74; i++)
+ framebuffer[i] = rockboxlogo[i];
+
+ lcm_init();
+ lcd_init();
+ lcd_update_rect(0,0,240,74);
+
+ /* ADEC_N63.BIN seems to setup P_CLK as 7.5MHz which is timer clk */
+ RTC_T0 = (7500000*10/32); /* with this we should see transition every ~0.3125s and 'black' every ~10s */
+ RTC_T0CTL = (1<<5) | (1<<2) | (1<<1) | (1<<0); /* timer enable, timer reload, timer irq, clear irq pending bit */
+
+ while(1)
+ {
+ /* otherwise wdt will trigger reset */
+ //wdt_feed();
+ }
+
+ return 0;
+}
+
+/* Timer T0 interrupt service routine */
+INT_T0()
+{
+ static int j = 0;
+
+ /* clear pending bit in timer module */
+ RTC_T0CTL |= 1;
+
+ /* change backligh */
+ backlight_set(++j);
+}